公开(公告)号：CN112183005A

公开(公告)日：2021-01-05

申请号：CN202011052513.9

申请日：2020-09-29

Applicant: 天津飞腾信息技术有限公司

Inventor： 李天丽 ,  彭书涛 ,  邹和风 ,  贾勤 ,  边少鲜 ,  陈占之 ,  蒋剑锋 ,  栾晓琨 ,  唐涛 ,  王翠娜 ,  孙永丰 ,  邹京 ,  黄薇 ,  余文红 ,  曾朵朵 ,  曹灿

IPC: G06F30/333 ,  G01R31/28

Abstract: 本发明公开了一种集成电路测试模式下的DFT电路构建方法及其应用，方法包括：S1.获取集成电路中的功能时钟信息，并按照所述功能时钟之间的逻辑交互关系进行分组，使得被划分为同一时钟分组内的任意两个所述功能时钟之间不存在逻辑交互关系；S2.设置与所述时钟组的数量相等的全局DFT时钟，所述全局DFT时钟与所述时钟分组一一对应，用所述全局DFT时钟接管对应所述时钟分组内的所有功能时钟；S3.对于每个所述时钟分组，将所述时钟分组内的所述功能时钟链接到同一扫描链，完成该时钟分组的扫描链电路构建。具有可改善集成电路测试模式时序，避免大量缓冲器单元插入等优点。