无人艇海上毫米波云雷达与背景场资料机动融合方法、装置及介质

    公开(公告)号:CN119780928A

    公开(公告)日:2025-04-08

    申请号:CN202411981825.6

    申请日:2024-12-31

    Abstract: 本发明公开一种无人艇海上毫米波云雷达与背景场资料机动融合方法、装置及介质,涉及气象探测技术领域。该方法包括:获取无人艇的航行路线和雷达探测参数;基于无人艇的航行路线和雷达探测参数,控制无人艇按照设定路线进行自主航行;其中,无人艇上搭载毫米波云雷达系统;获取无人艇在航行过程中的毫米波云雷达数据;其中,毫米波云雷达数据通过毫米波云雷达系统基于雷达探测参数采集得到;基于反射率与云量公式,对毫米波云雷达数据进行云量反演,获得航行路线过程中的云量数据;将云量数据插值到背景场资料的三维云量数据中,得到融合数据。本发明可以实现雷达数据与背景场数据的准确融合,从而获取更全面、更准确的云层信息。

    未来三维风场临近数值预报的订正方法、装置及介质

    公开(公告)号:CN118311690A

    公开(公告)日:2024-07-09

    申请号:CN202410168253.3

    申请日:2024-02-06

    Abstract: 本发明公开一种未来三维风场临近数值预报的订正方法、装置及介质。该方法包括:获取X波段天气雷达反演后的水平风场的风速、风向数据;利用所述X波段天气雷达反演后的水平风场的风速、风向数据对预报目标区域中的预报风速进行滚动订正,得到订正后的风速预报数据;利用订正后的风速预报数据对未来预报数据进行订正。基于本申请技术方案订正前数值预报模式预报风速的均方根误差为3.36m/s,平均误差为1.68m/s,订正后均方根误差降到了0.98m/s,平均误差为0.88m/s;由此可见,数值预报模式预报风速经过订正后更加接近观测风速,订正后的风速作为预报风速更加准确。

    干性微下击暴流检测识别方法、装置及介质

    公开(公告)号:CN119179084A

    公开(公告)日:2024-12-24

    申请号:CN202410164927.2

    申请日:2024-02-05

    Abstract: 本发明公开一种干性微下击暴流检测识别方法、装置及介质。该方法包括:确定谱宽的阈值;根据所述谱宽的阈值,标注雷达一次扫描的区域中雷达谱宽w在所述阈值内的区域为敏感区;利用最小二乘法对雷达扫描的每个径向速度数据创建合成风切变的节段作为敏感区的合成风切变节段;利用谱宽敏感区图像对所述合成风切变节段进行筛选,得到合成风切变簇,通过所述合成风切变簇实现对干性微下击暴流的识别和定位。本发明可以解决现有微下击暴流的检测技术无法检测识别干性微下击暴流的问题,在保障民航飞机的飞行安全方面有重大意义。

    以工程应用为导向的信号类课程系统级教学设备

    公开(公告)号:CN111600668A

    公开(公告)日:2020-08-28

    申请号:CN202010502400.8

    申请日:2020-06-04

    Abstract: 本发明涉及一种以工程应用为导向的信号类课程系统级教学设备,其包括无线电探测系统和滑轨;无线电探测系统包括调制器模块、压控振荡器模块、衰减器模块、功率放大模块、功率分配模块、发射天线、接收天线、低噪声放大模块、混频器模块和信号处理单元;调制器模块与压控振荡器模块连接,压控振荡器模块与衰减器模块连接,衰减器模块与功率放大模块连接,功率放大模块与功率分配模块连接;功率分配模块一路与发射天线连接,另一路通过混频器模块与信号处理单元连接;发射天线与接收天线连接;接收天线与低噪声放大模块连接;低噪声放大模块通过混频器模块连接信号处理单元。本发明能使学生快速搭建一个功能全面的无线电探测系统。

    一种DDS数字信号生成速率翻倍的方法及系统

    公开(公告)号:CN112311398B

    公开(公告)日:2023-09-22

    申请号:CN202011324025.9

    申请日:2020-11-23

    Abstract: 本发明公开了一种DDS数字信号生成速率翻倍的方法及系统,该系统用于匹配基于四开关结构双沿转换的DAC,包括:在双沿模式下,将数字信号发生单元产生的数字信号输出至插值滤波模块,通过插值滤波处理,实现所述数字信号的速率倍速转换,得到待调制数字信号;采用频率调制信号对所述待调制数字信号进行频率调制,得到频率调制后的数字信号输出至DAC模块,以实现四开关DAC模块在双沿模式下的数据转换速率翻倍;本发明所设计的DDS结构,利用一个插值滤波器加上调制的方案实现DA转换器12GSPS的数据输出,该DDS结构具有能够匹配DAC双工作模式、且节约硬件资源的优点。

    一种基于FPGA的数据包精准延时方法及系统

    公开(公告)号:CN111831606B

    公开(公告)日:2023-03-31

    申请号:CN202010693273.4

    申请日:2020-07-17

    Abstract: 本发明公开了一种基于FPGA的数据包精准延时方法及系统,包括:响应数据包写入请求,确定当前数据链路状态,并根据所述当前数据链路状态判断所述数据包能否被写入,若能,则利用分配算法给所述数据包分配一个存储子空间,并给所述数据包打上时间戳后写入所分配的存储子空间中进行存储,以及,根据当前时间值与数据包的时间戳持续判断每个数据包的存储时间是否满足该数据包的时延要求,若是,则将该数据包输出至其对应的目标端口;若否,则继续判断不满足时延要求的数据包。本发明通过设置计时器记录时间、并给每个可以被写入的数据包打上写入时间戳,由此判断模块能够根据数据包的时间戳以及计时器记录的当前时间值来精准控制每个数据包的延时取出。

    一种适用于5G-NR的并行交织器、解交织器以及方法

    公开(公告)号:CN111555761A

    公开(公告)日:2020-08-18

    申请号:CN202010525423.0

    申请日:2020-06-10

    Abstract: 本发明涉及5G-NR数据处理领域,具体涉及一种适用于5G-NR的并行交织器、解交织器以及方法。本发明通过每个处理时钟从输入端口中输入多个数据,从输出端口中输出多个数据,使交织器/解交织器内部在每个时钟内能够同时能处理从端口输入的多个数据,即通过提高交织器/解交织器内部数据处理的并行度,从而提高数据的吞吐量,降低处理延迟。且本发明适用于5G-NR中物理信道中使用LDPC信道编码方式的解交织或交织数据处理流程。

Patent Agency Ranking