-
公开(公告)号：CN110518001B
公开(公告)日：2021-08-03
申请号：CN201910413151.2
申请日：2019-05-17
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 一种半导体封装包括基底材料、捕获焊盘、互连结构、半导体芯片和封装体。所述基底材料具有顶面和内侧面。所述捕获焊盘设置于所述基底材料中或所述基底材料上，且具有外侧面。所述互连结构沿所述基底材料的所述内侧面设置，且设置于所述捕获焊盘上。所述互连结构具有外侧面。所述半导体封装的外侧面包括所述捕获焊盘的所述外侧面和所述互连结构的所述外侧面。所述半导体芯片设置于所述基底材料的所述顶面上。所述封装体设置为邻近所述基底材料的所述顶面，且覆盖所述半导体芯片。
-
公开(公告)号：CN108091642A
公开(公告)日：2018-05-29
申请号：CN201710378093.5
申请日：2017-05-24
Applicant: 日月光半导体制造股份有限公司
IPC: H01L25/065 , H01L25/16 , H01L23/31 , H01L23/488 , H01L21/98
CPC classification number: H01L25/105 , H01L25/0652 , H01L25/0657 , H01L25/50 , H01L2224/18 , H01L2224/96 , H01L2225/1035 , H01L2225/1041 , H01L2225/1058 , H01L2225/107 , H01L23/3107 , H01L24/09 , H01L25/16 , H01L2224/023 , H01L2224/0237 , H01L2224/091
Abstract: 一种半导体封装包含第一半导体裸片、第一封装体、第一再分布层、第二封装体和图案化导电层。所述第一封装体围封所述第一半导体裸片且具有顶部表面和横向表面。所述第一再分布层安置于所述第一封装体的所述顶部表面上且电连接到所述第一半导体裸片，其中所述第一再分布层的一部分从所述第一封装体的所述横向表面暴露。所述第二封装体覆盖所述第一封装体和所述第一再分布层。所述图案化导电层安置于所述第一封装体的所述横向表面或所述第二封装体的横向表面中的至少一者上，且电连接到所述第一再分布层。
-
公开(公告)号：CN116417441A
公开(公告)日：2023-07-11
申请号：CN202111633762.1
申请日：2021-12-29
Applicant: 日月光半导体制造股份有限公司
IPC: H01L25/065 , H01L23/538 , H01L23/31
Abstract: 本发明提供了一种半导体封装结构，包括：第一半导体管芯；第一导电柱，位于第一半导体管芯的侧边并且电连接第一半导体管芯；第二半导体管芯，位于第一半导体管芯上；第二导电柱，位于第二半导体管芯侧边并电连接第二半导体管芯，第二导电柱位于第一导电柱上；密封剂，包覆第一半导体管芯、第二半导体管芯、第一导电柱和第二导电柱。本发明的目的在于提供一种半导体封装结构，以至少优化半导体封装结构的性能。
-
公开(公告)号：CN108091642B
公开(公告)日：2021-07-30
申请号：CN201710378093.5
申请日：2017-05-24
Applicant: 日月光半导体制造股份有限公司
IPC: H01L25/065 , H01L25/16 , H01L23/31 , H01L23/488 , H01L21/98
Abstract: 一种半导体封装包含第一半导体裸片、第一封装体、第一再分布层、第二封装体和图案化导电层。所述第一封装体围封所述第一半导体裸片且具有顶部表面和横向表面。所述第一再分布层安置于所述第一封装体的所述顶部表面上且电连接到所述第一半导体裸片，其中所述第一再分布层的一部分从所述第一封装体的所述横向表面暴露。所述第二封装体覆盖所述第一封装体和所述第一再分布层。所述图案化导电层安置于所述第一封装体的所述横向表面或所述第二封装体的横向表面中的至少一者上，且电连接到所述第一再分布层。
-
公开(公告)号：CN110518001A
公开(公告)日：2019-11-29
申请号：CN201910413151.2
申请日：2019-05-17
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/498 , H01L23/538 , H01L21/48 , H01L21/768
Abstract: 一种半导体封装包括基底材料、捕获焊盘、互连结构、半导体芯片和封装体。所述基底材料具有顶面和内侧面。所述捕获焊盘设置于所述基底材料中或所述基底材料上，且具有外侧面。所述互连结构沿所述基底材料的所述内侧面设置，且设置于所述捕获焊盘上。所述互连结构具有外侧面。所述半导体封装的外侧面包括所述捕获焊盘的所述外侧面和所述互连结构的所述外侧面。所述半导体芯片设置于所述基底材料的所述顶面上。所述封装体设置为邻近所述基底材料的所述顶面，且覆盖所述半导体芯片。
-
Patent Agency Ranking
公开(公告)号：CN112310063A
公开(公告)日：2021-02-02
申请号：CN201910927114.3
申请日：2019-09-27
Applicant: 日月光半导体制造股份有限公司
IPC: H01L25/18 , H01L23/31 , H01L21/56 , H01L23/488 , H01L21/60
Abstract: 本公开涉及一种半导体装置封装及其制造方法。一种半导体装置封装包含衬底、堆叠结构和包封层。所述衬底包含电路层、第一表面和与所述第一表面相对的第二表面。所述衬底限定穿过所述衬底的至少一个空腔。所述堆叠结构包含安置于所述第一表面上并电性连接于所述电路层上的第一半导体裸片，以及堆叠于所述第一半导体裸片上并电性连接到所述第一半导体裸片的至少一个第二半导体裸片。所述第二半导体裸片至少部分插入所述空腔中。所述包封层安置在所述空腔中且至少完全地包封所述第二半导体裸片。
-
公开(公告)号：CN111883518A
公开(公告)日：2020-11-03
申请号：CN201910672268.2
申请日：2019-07-24
Applicant: 日月光半导体制造股份有限公司
Abstract: 本公开的至少一些实施例涉及一种半导体设备封装。所述半导体设备封装包含载体、囊封体和天线，所述载体具有第一表面和与所述第一表面相对的第二表面。所述囊封体安置于所述载体的所述第一表面上。所述天线安置于所述囊封体上。所述天线包含晶种层和导电层。
-
公开(公告)号：CN108328564B
公开(公告)日：2019-09-06
申请号：CN201810087489.9
申请日：2018-01-30
Applicant: 日月光半导体制造股份有限公司
Inventor： 凯·史提芬·艾斯格
Abstract: 本发明涉及一种半导体封装装置。所述半导体封装装置包含载体、第一微机电系统MEMS以及第一电子组件。所述载体具有第一表面和与所述第一表面相对的第二表面。所述MEMS安置于所述载体中。所述第一MEMS从所述载体的所述第一表面暴露且从所述载体的所述第二表面暴露。所述第一电子组件安置于所述载体的所述第一表面上且电连接到所述第一MEMS。
-
公开(公告)号：CN119340308A
公开(公告)日：2025-01-21
申请号：CN202410925643.0
申请日：2024-07-11
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/538 , H10B80/00
Abstract: 提供一种电子装置。所述电子装置包含第一电子组件、多个第二电子组件和多个导电元件。所述多个第二电子组件安置在所述第一电子组件下方。所述多个导电元件将所述第一电子组件电连接到所述多个第二电子组件。所述多个导电元件不与所述多个第二电子组件竖直地重叠。
-
公开(公告)号：CN107527889B
公开(公告)日：2019-09-06
申请号：CN201710451949.7
申请日：2017-06-15
Applicant: 日月光半导体制造股份有限公司
IPC: H01L23/495 , H01L23/498 , H01L23/538
Abstract: 一种半导体装置封装包含第一导电基底、第一半导体裸片、电介质层、第一经图案化导电层以及第二经图案化导电层。所述第一导电基底界定第一腔。所述第一半导体裸片在所述第一腔的底部表面上。所述电介质层覆盖所述第一半导体裸片、所述第一导电基底的第一表面和第二表面且填充所述第一腔。所述第一经图案化导电层在所述电介质层的第一表面上。所述第二经图案化导电层在所述电介质层的第二表面上。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.032 seconds)
