公开(公告)号：CN110137150B

公开(公告)日：2025-04-01

申请号：CN201810330533.4

申请日：2018-04-13

Applicant: 日月光半导体制造股份有限公司

Inventor： 彭勃澍 ,  何政霖 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 本申请涉及半导体装置封装及制造半导体装置封装的方法。本发明提供一种衬底，其包含具有第一表面和与所述第一表面相对的第二表面的第一电介质层、邻近于所述第一电介质层的所述第一表面且包括互连结构的第一图案化导电层以及互连元件。所述互连元件从所述第一电介质层的所述第一表面延伸到所述第一电介质层的所述第二表面，且由所述互连结构围绕。

公开(公告)号：CN119517757A

公开(公告)日：2025-02-25

申请号：CN202411098038.7

申请日：2024-08-12

Applicant: 日月光半导体制造股份有限公司

Inventor： 田兴国 ,  李志成

IPC: H01L21/56 ,  H01L21/683

Abstract: 公开了一种用于制造封装结构的方法和设备。所述设备包含第一空间、去除接合设备、第二空间和流体供应装置。所述去除接合设备安置在所述第一空间中，并且经配置成执行去除接合工艺。所述第二空间安置在所述第一空间周围。所述流体供应装置被配置成使所述第一空间中的空气的第一湿度大于所述第二空间中的空气的第二湿度。

公开(公告)号：CN115995667A

公开(公告)日：2023-04-21

申请号：CN202111219126.4

申请日：2021-10-20

Applicant: 日月光半导体制造股份有限公司

Inventor： 施佑霖 ,  李志成

IPC: H01Q1/22 ,  H01Q1/38 ,  H01Q1/48 ,  H01Q15/14 ,  H01L23/66

Abstract: 本公开提供的半导体封装结构及其制造方法，利用柔性线路板(Flexible Printed Circuit，FPC)可绕折的特点，将低介电常数/介电损耗(low dk/df)的载体作为支撑件，使FPC的接地反射导体绕折至FPC的辐射导体的相对面，支撑件的厚度即为共振腔高度，由此天线导体之间的共振距离可以不受制程能力的限制。同时由于AiP/AiM整体结构为FPC‑支撑件‑FPC，所以整体的热膨胀系数(Coefficient of Thermal Expansion，CTE)较为平衡。

公开(公告)号：CN113851445A

公开(公告)日：2021-12-28

申请号：CN202110950014.X

申请日：2021-08-18

Applicant: 日月光半导体制造股份有限公司

Inventor： 施佑霖 ,  李志成

IPC: H01L23/495 ,  H01L23/498 ,  H01L23/31 ,  H01L21/56 ,  H01L21/683

Abstract: 本发明的实施例提供了一种半导体封装件，包括：引线架；芯片，位于引线架中；介电层，包覆引线架和芯片；重布线层，位于芯片的主动面以及介电层上，重布线层接触芯片的主动面，重布线层具有延伸在介电层和主动面上的第一阶梯结构，位于介电层上的重布线层的部分低于芯片的主动面。本发明的目的在于提供一种半导体封装件及其形成方法，以优化半导体封装件的性能。

公开(公告)号：CN113851432A

公开(公告)日：2021-12-28

申请号：CN202110955554.7

申请日：2021-08-19

Applicant: 日月光半导体制造股份有限公司

Inventor： 何政霖 ,  李志成

IPC: H01L23/31 ,  H01L21/56

Abstract: 本发明涉及一种半导体封装结构及其形成方法，该半导体封装结构包括：基板；重布线层，位于基板上方；底部填充物，位于基板与重布线层之间，其中，底部填充物延伸至邻述重布线层的至少一侧，邻近重布线层的至少一侧的底部填充物与重布线层之间以一间隙横向地间隔开。

公开(公告)号：CN113809038A

公开(公告)日：2021-12-17

申请号：CN202110016442.5

申请日：2021-01-07

Applicant: 日月光半导体制造股份有限公司

Inventor： 许武州 ,  李志成 ,  陈敏尧 ,  田兴国

IPC: H01L23/498 ,  H01L23/482 ,  H01L23/544 ,  H01L21/48 ,  H01L21/50

Abstract: 本公开提供了一种封装衬底和其制造方法。所述封装衬底包含衬底、电子组件和导电迹线。所述电子组件安置在所述衬底中。所述电子组件包含导电线和磁性层，所述导电线包括对齐标记区段和连接区段，所述磁性层部分地覆盖所述导电线。所述磁性层包含对齐窗口和凹部，所述对齐窗口安置在所述磁性层的上表面中并且暴露所述对齐标记区段的第一上表面，所述凹部安置在所述磁性层的所述上表面中并且暴露所述连接区段的第二上表面。所述导电迹线位于所述凹部中并且电连接到所述导电线的所述连接区段的所述第二上表面。

公开(公告)号：CN109427729B

公开(公告)日：2021-07-09

申请号：CN201810341673.1

申请日：2018-04-17

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  苏洹漳

IPC: H01L23/498 ,  H01L21/48

Abstract: 公开一种用于封装半导体装置的衬底。所述衬底包含具有第一表面和与所述第一表面相对的第二表面的第一介电层、邻接所述第一介电层的所述第一表面的第一图案化导电层以及邻接所述第一介电层的所述第二表面的第二图案化导电层。所述第一介电层包含邻接所述第一表面的第一部分、邻接所述第二表面的第二部分以及所述第一部分与所述第二部分之间的加固结构。所述第一介电层的所述第一部分的厚度不同于所述第一介电层的所述第二部分的厚度。

公开(公告)号：CN107946280B

公开(公告)日：2021-07-09

申请号：CN201710477486.1

申请日：2017-06-16

Applicant: 日月光半导体制造股份有限公司

Inventor： 邱盈达 ,  邱咏达 ,  陈道隆 ,  李志成 ,  洪志斌

IPC: H01L23/528

Abstract: 本发明提供一种一半导体封装，其包括：一第一基板，其包括自该第一基板之一表面延伸之一第一互连结构，该第一互连结构包括一第一尺寸之颗粒；一第二基板，其包括一第二互连结构，该第二互连结构包括一第二尺寸之颗粒；及一第三互连结构，其系设置于该第一互连结构与该第二互连结构之间，该第三互连结构包括一第三尺寸之颗粒；一第一侧壁，其相对于一参考平面倾斜一第一角度；及一第二侧壁，其相对于该参考平面倾斜一第二角度，其中该第一角度相异于该第二角度，该第一侧壁系设置于该第一基板与该第二侧壁之间，且该第三尺寸小于该第一尺寸与该第二尺寸两者。

公开(公告)号：CN112864104A

公开(公告)日：2021-05-28

申请号：CN202010104956.1

申请日：2020-02-20

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成

IPC: H01L23/31 ,  H01L23/498 ,  H01L21/56

Abstract: 本公开提供一种半导体设备封装。所述半导体设备封装包含：电子组件；第一钝化层，其具有包围所述电子组件的内表面；以及导电层，其安置在所述第一钝化层的所述内表面上。所述电子组件具有第一表面、与所述第一表面相对的第二表面以及在所述第一表面与所述第二表面之间延伸的侧面。所述导电层具有相对粗糙的表面。还公开了一种制造半导体设备封装的方法。

公开(公告)号：CN108538802B

公开(公告)日：2021-02-12

申请号：CN201810116527.9

申请日：2018-02-06

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 本发明的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含第一导电垫及第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。