公开(公告)号：CN108074907A

公开(公告)日：2018-05-25

申请号：CN201711057372.8

申请日：2017-11-01

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  彭勃澍 ,  何政霖 ,  李志成

IPC: H01L23/498 ,  H01L23/64 ,  H01L21/48

CPC classification number: H01L23/49838 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49894 ,  H01L2224/16225 ,  H01L2924/15311 ,  H01L2924/181 ,  H05K1/186 ,  H05K3/4682 ,  H05K3/4697 ,  H05K2201/096 ,  H01L2924/00012 ,  H01L23/64

Abstract: 一种半导体衬底包含多层结构、组件和第一导电通孔。所述多层结构包含多个介电层和多个图案化导电层。所述图案化导电层中的最顶端图案化导电层嵌入于所述介电层中的最顶端介电层中。所述组件嵌入于所述多层结构中。所述第一导电通孔电连接到所述组件和所述图案化导电层中的一者。所述图案化导电层中的至少一者定位于在所述组件的顶部表面与所述组件的底部表面之间跨越的深度处。

公开(公告)号：CN107546186A

公开(公告)日：2018-01-05

申请号：CN201710505745.7

申请日：2017-06-28

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成 ,  何政霖

IPC: H01L23/14 ,  H01L23/492 ,  H01L23/31 ,  H01L23/498 ,  H01L21/48 ,  H01L21/56

CPC classification number: H01L21/4857 ,  H01L21/486 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3121 ,  H01L23/3128 ,  H01L23/498 ,  H01L23/49822 ,  H01L23/49827 ,  H01L24/16

Abstract: 一种衬底包含：电介质层，其具有第一表面和与所述第一表面相对的第二表面；第一电路层；以及至少一个第二导电元件。所述第一电路层安置于邻近所述电介质层的所述第一表面，且包含至少一个迹线和连接到所述迹线的至少一个第一导电元件。所述第一导电元件不贯穿所述电介质层。所述第二导电元件贯穿所述电介质层。所述第二导电元件的上部表面的面积大体上等于所述第一导电元件的上部表面的面积。

公开(公告)号：CN106158814A

公开(公告)日：2016-11-23

申请号：CN201510127293.4

申请日：2015-03-23

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48 ,  H05K1/18

CPC classification number: H05K1/186 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L2924/0002 ,  H05K3/007 ,  H05K3/34 ,  H05K2203/06 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置衬底和其制造方法。所述半导体装置衬底包括第一介电层、第二介电层和电子组件。所述第一介电层包括主体部分和从所述主体部分的第一表面突出的壁部分。所述壁部分具有末端。所述第二介电层具有第一表面和相对的第二表面。所述第二介电层的所述第一表面邻接于所述主体部分的所述第一表面。所述第二介电层围绕所述壁部分。所述壁部分的所述末端延伸超出所述第二介电层的所述第二表面。所述电子组件包括第一电触点和第二电触点。所述电子组件的至少一部分被所述壁部分围绕。

公开(公告)号：CN102097415B

公开(公告)日：2013-04-03

申请号：CN200910258552.1

申请日：2009-12-10

Applicant: 日月光半导体制造股份有限公司

Inventor： 翁肇甫 ,  韩约翰 ,  蔡丽娟 ,  吴怡婷 ,  府玠辰 ,  欧英德

IPC: H01L23/552 ,  H01L23/13 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L21/568 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2224/82 ,  H01L2224/83 ,  H01L2924/00012

Abstract: 一种半导体封装件及其制造方法。半导体封装件包括一金属环绕部、一芯片、一封胶、一介电层及一图案化导电层。金属环绕部环绕出一凹部。芯片设于凹部，芯片包括数个接垫。封胶形成于凹部并包覆芯片的侧面并露出接垫。介电层形成于芯片，介电层具有数个开孔，开孔露出接垫。图案化导电层形成于介电层并电性连接接垫。

公开(公告)号：CN102097415A

公开(公告)日：2011-06-15

申请号：CN200910258552.1

申请日：2009-12-10

Applicant: 日月光半导体制造股份有限公司

Inventor： 翁肇甫 ,  韩约翰 ,  蔡丽娟 ,  吴怡婷 ,  府玠辰 ,  欧英德

IPC: H01L23/552 ,  H01L23/13 ,  H01L23/31 ,  H01L21/50 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L21/568 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/20 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2224/82 ,  H01L2224/83 ,  H01L2924/00012

Abstract: 一种半导体封装件及其制造方法。半导体封装件包括一金属环绕部、一芯片、一封胶、一介电层及一图案化导电层。金属环绕部环绕出一凹部。芯片设于凹部，芯片包括数个接垫。封胶形成于凹部并包覆芯片的侧面并露出接垫。介电层形成于芯片，介电层具有数个开孔，开孔露出接垫。图案化导电层形成于介电层并电性连接接垫。

公开(公告)号：CN108538802B

公开(公告)日：2021-02-12

申请号：CN201810116527.9

申请日：2018-02-06

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 本发明的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含第一导电垫及第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。

公开(公告)号：CN108538802A

公开(公告)日：2018-09-14

申请号：CN201810116527.9

申请日：2018-02-06

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 本发明的至少一些实施例涉及一种用于封装半导体装置的衬底。所述衬底包含具有第一表面的第一介电层、邻近于所述第一介电层的所述第一表面的第一图案化导电层及导电柱。所述第一图案化导电层包含第一导电垫及第二导电垫。所述导电柱安置于所述第一导电垫上。所述导电柱包含第一部分及第二部分。所述导电柱的所述第一部分及所述第二部分通过所述第一介电层暴露。所述导电柱的所述第一部分具有对应于所述第一部分的顶部管线宽度的第一宽度，并且所述导电柱的所述第二部分具有一宽度。所述导电柱的所述第二部分的所述宽度大于所述导电柱的所述第一部分的所述第一宽度。

公开(公告)号：CN108538801A

公开(公告)日：2018-09-14

申请号：CN201710628449.6

申请日：2017-07-28

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48

Abstract: 半导体衬底包含第一介电层、安置于所述第一介电层中的第一图案化导电层、安置于所述第一介电层上的第二介电层及安置于所述第二介电层中的第一凸块垫。所述第一凸块垫电连接到所述第一图案化导电层，并且所述第一凸块垫具有所述第二介电层围绕的弯曲表面。

公开(公告)号：CN107845613B

公开(公告)日：2019-05-24

申请号：CN201710846829.7

申请日：2017-09-19

Applicant: 日月光半导体制造股份有限公司

Inventor： 李志成 ,  田兴国 ,  蔡丽娟

IPC: H01L23/31 ,  H01L23/367 ,  H01L23/488 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L23/562 ,  H01L21/4853 ,  H01L21/4857 ,  H01L21/486 ,  H01L21/4882 ,  H01L23/3677 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5386 ,  H01L23/5389 ,  H01L23/552 ,  H01L24/19 ,  H01L24/20 ,  H01L24/25 ,  H01L24/29 ,  H01L24/32 ,  H01L24/73 ,  H01L24/92 ,  H01L2224/24227 ,  H01L2224/24247 ,  H01L2224/2518 ,  H01L2224/29191 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/15153 ,  H01L2924/18162 ,  H01L2924/3025 ,  H01L2924/3511

Abstract: 一种封装结构包含界定供安置裸片的空腔的载体。电介质材料填充所述裸片周围的所述空腔。第一导电层安置在所述载体的第一表面上方。第一电介质层安置在所述裸片的有源表面、所述第一导电层及所述载体的所述第一表面上方。第一导电图案安置在所述第一电介质层上方，且电连接到所述第一导电层及所述裸片的所述有源表面。第二电介质层安置在所述载体的所述第二表面上方，且界定具有与所述空腔的侧壁对准的壁的孔。第二导电层安置在所述第二电介质层上方。第三导电层安置在所述空腔的所述侧壁及所述第二电介质层的所述壁上。

公开(公告)号：CN106158814B

公开(公告)日：2018-06-29

申请号：CN201510127293.4

申请日：2015-03-23

Applicant: 日月光半导体制造股份有限公司

Inventor： 蔡丽娟 ,  李志成

IPC: H01L23/498 ,  H01L21/48 ,  H05K1/18

CPC classification number: H05K1/186 ,  H01L21/4857 ,  H01L21/486 ,  H01L23/49822 ,  H01L23/49827 ,  H01L23/49838 ,  H01L23/49894 ,  H01L2924/0002 ,  H05K3/007 ,  H05K3/34 ,  H05K2203/06 ,  H01L2924/00

Abstract: 本发明涉及一种半导体装置衬底和其制造方法。所述半导体装置衬底包括第一介电层、第二介电层和电子组件。所述第一介电层包括主体部分和从所述主体部分的第一表面突出的壁部分。所述壁部分具有末端。所述第二介电层具有第一表面和相对的第二表面。所述第二介电层的所述第一表面邻接于所述主体部分的所述第一表面。所述第二介电层围绕所述壁部分。所述壁部分的所述末端延伸超出所述第二介电层的所述第二表面。所述电子组件包括第一电触点和第二电触点。所述电子组件的至少一部分被所述壁部分围绕。