公开(公告)号：CN102598226A

公开(公告)日：2012-07-18

申请号：CN201080046653.3

申请日：2010-10-14

Applicant: 旭硝子株式会社

Inventor： 纸透洋一 ,  近藤新二 ,  深泽宁司 ,  川口将德 ,  桥本笃人

IPC: H01L21/31 ,  C23C16/42 ,  C23C16/44

CPC classification number: C23C16/325 ,  C23C16/4404 ,  C23C16/4581 ,  C30B25/02 ,  C30B25/12 ,  C30B29/36 ,  C30B35/00 ,  H01L21/67366

Abstract: 本发明涉及半导体制造用夹具及该半导体制造用夹具的制造方法，所述半导体制造用夹具用于半导体制造工序中的CVD装置，并且由夹具基材和形成在夹具基材上的SiC被膜构成，其中，所述SiC被膜的实际的表面积S2与将所述SiC被膜视为表面没有凹凸的平滑的被膜而计算出的表观上的表面积S1的表面积比(表面积S2/表面积S1)为1.4～3.2。

公开(公告)号：CN1388570A

公开(公告)日：2003-01-01

申请号：CN02122062.X

申请日：2002-05-30

Applicant: 旭硝子株式会社

Inventor： 近藤新二 ,  横塚俊亮

IPC: H01L21/31

CPC classification number: H01L21/02164 ,  H01L21/0217 ,  H01L21/02203 ,  H01L21/02266 ,  H01L21/02343 ,  H01L21/31111 ,  H01L21/31695 ,  H01L21/76801 ,  Y10T428/24917

Abstract: 本发明提供具有低的相对介电常数、高机械强度和与基材有高粘附力的低介电常数绝缘膜,即具有从一个表面到另一表面的一维通道、且相对介电常数介于基质相的相对介电常数和1之间、从而适合用作层间膜的低介电常数绝缘膜,其中,通过从含有许多在基材上一维生长的柱形相和包围这些柱形相的基质相的复合膜中除去柱形相而获得此膜。