-
公开(公告)号：CN103928463B
公开(公告)日：2016-08-24
申请号：CN201310126266.6
申请日：2013-04-12
Applicant: 旺宏电子股份有限公司
IPC: H01L27/085 , H01L21/77
CPC classification number: H01L27/0705 , H01L27/0617 , H01L27/085 , H01L29/063 , H01L29/0653 , H01L29/0692 , H01L29/1066 , H01L29/7816 , H01L29/808
Abstract: 本发明公开了一种高压ED NMOS元件嵌入高压横向NJFET及其制造方法，该高压ED NMOS元件嵌入高压横向NJFET包含一高压(HV)n型金属氧化物半导体(NMOS)嵌入HV结栅极场效应晶体管(JFET)的半导体装置被提供。根据第一示例实施例，具有嵌入HV JFET的HV NMOS可包含衬底、被设置为邻近该衬底的N型阱区、被设置为邻近该N型阱区的P型阱区、以及被设置为邻近该N型阱区且在该P型阱区相对侧的第一及第二N+掺杂区。该P型阱区可包含P+掺杂区、第三N+掺杂区以与栅极结构，该第三N+掺杂区介于该P+掺杂区以及该栅极结构之间。
-
公开(公告)号：CN103681876B
公开(公告)日：2016-04-27
申请号：CN201210334110.2
申请日：2012-09-11
Applicant: 旺宏电子股份有限公司
IPC: H01L29/808 , H01L29/06
Abstract: 本发明公开了一种高压结场效晶体管(High Voltage Junction Field Effect Transistor，HV JFET)。该高压结场效晶体管包括一衬底、一漏极、一源极及一P型顶层；漏极设置于衬底之上；源极设置于衬底之上；源极及漏极之间形成一通道；P型顶层设置于通道之上。
-
公开(公告)号：CN103681662A
公开(公告)日：2014-03-26
申请号：CN201210322583.0
申请日：2012-09-04
Applicant: 旺宏电子股份有限公司
IPC: H01L27/06 , H01L21/8232
Abstract: 本发明公开了一种半导体结构及其制造方法与操作方法。该半导体结构，包括一衬底、一有源元件、一场氧化层及一多晶硅电阻；有源元件形成于衬底的一表面区域中，有源元件具有一第一掺杂区、一第二掺杂区及一第三掺杂区，第二掺杂区设于第一掺杂区上，第一掺杂区介于第二及第三掺杂区之间，第一掺杂区具有一第一导电型，第三掺杂区具有一第二导电型，第一导电型与第二导电型不同；场氧化层设置在第三掺杂区的一部分上；多晶硅电阻设置于场氧化层上，且电性连接于第三掺杂区。
-
公开(公告)号：CN103928463A
公开(公告)日：2014-07-16
申请号：CN201310126266.6
申请日：2013-04-12
Applicant: 旺宏电子股份有限公司
IPC: H01L27/085 , H01L21/77
CPC classification number: H01L27/0705 , H01L27/0617 , H01L27/085 , H01L29/063 , H01L29/0653 , H01L29/0692 , H01L29/1066 , H01L29/7816 , H01L29/808
Abstract: 本发明公开了一种高压ED NMOS元件嵌入高压横向NJFET及其制造方法，该高压ED NMOS元件嵌入高压横向NJFET包含一高压(HV)n型金属氧化物半导体(NMOS)嵌入HV结栅极场效应晶体管(JFET)的半导体装置被提供。根据第一示例实施例，具有嵌入HV JFET的HV NMOS可包含衬底、被设置为邻近该衬底的N型阱区、被设置为邻近该N型阱区的P型阱区、以及被设置为邻近该N型阱区且在该P型阱区相对侧的第一及第二N+掺杂区。该P型阱区可包含P+掺杂区、第三N+掺杂区以与栅极结构，该第三N+掺杂区介于该P+掺杂区以及该栅极结构之间。
-
公开(公告)号：CN102882363B
公开(公告)日：2015-06-17
申请号：CN201110197611.6
申请日：2011-07-15
Applicant: 旺宏电子股份有限公司
Abstract: 本发明公开了一种半导体装置、启动电路及其操作方法。启动电路包括晶体管、第一电路、第二电路、电压输入端与电压输出端。第一电路是由一个二极管或以串联方式电性连接的多个二极管所构成。第二电路是由一个二极管或以串联方式电性连接的多个二极管所构成。晶体管被耦接于第一电路与第二电路之间的第一节点。电压输入端被耦接于晶体管。电压输出端被耦接于晶体管与第一电路之间的第二节点。
-
Patent Agency Ranking
公开(公告)号：CN104078495A
公开(公告)日：2014-10-01
申请号：CN201310097679.6
申请日：2013-03-25
Applicant: 旺宏电子股份有限公司
IPC: H01L29/73 , H01L29/06 , H01L21/331
CPC classification number: H01L29/735 , H01L29/0684 , H01L29/6625
Abstract: 本发明公开了一种双极性结晶体管及其操作方法与制造方法。双极性结晶体管包括一第一掺杂区、一第二掺杂区与一第三掺杂区；第一掺杂区具有一第一导电型；第二掺杂区包括形成于第一掺杂区中的多个阱区；阱区具有相反于第一导电型的一第二导电型；阱区通过第一掺杂区互相分开；第三掺杂区具有第一导电型；第三掺杂区形成在阱区中，或形成在阱区之间的第一掺杂区中。
-
公开(公告)号：CN103227171A
公开(公告)日：2013-07-31
申请号：CN201210021446.3
申请日：2012-01-31
Applicant: 旺宏电子股份有限公司
IPC: H01L27/02 , H01L21/822
Abstract: 本发明公开了一种半导体结构及其制造方法。半导体结构包括第一掺杂区、第二掺杂区、第一导电结构与第二导电结构。第一掺杂区包括第一接触区。第一掺杂区与第一接触区具有第一导电型。第二掺杂区包括第二接触区。第二掺杂区与第二接触区具有相反于第一导电型的第二导电型。第一掺杂区是邻近第二掺杂区。
-
公开(公告)号：CN102882363A
公开(公告)日：2013-01-16
申请号：CN201110197611.6
申请日：2011-07-15
Applicant: 旺宏电子股份有限公司
Abstract: 本发明公开了一种半导体装置、启动电路及其操作方法。启动电路包括晶体管、第一电路、第二电路、电压输入端与电压输出端。第一电路是由一个二极管或以串联方式电性连接的多个二极管所构成。第二电路是由一个二极管或以串联方式电性连接的多个二极管所构成。晶体管被耦接于第一电路与第二电路之间的第一节点。电压输入端被耦接于晶体管。电压输出端被耦接于晶体管与第一电路之间的第二节点。
-
公开(公告)号：CN104078495B
公开(公告)日：2017-11-24
申请号：CN201310097679.6
申请日：2013-03-25
Applicant: 旺宏电子股份有限公司
IPC: H01L29/73 , H01L29/06 , H01L21/331
Abstract: 本发明公开了一种双极性结晶体管及其操作方法与制造方法。双极性结晶体管包括一第一掺杂区、一第二掺杂区与一第三掺杂区；第一掺杂区具有一第一导电型；第二掺杂区包括形成于第一掺杂区中的多个阱区；阱区具有相反于第一导电型的一第二导电型；阱区通过第一掺杂区互相分开；第三掺杂区具有第一导电型；第三掺杂区形成在阱区中，或形成在阱区之间的第一掺杂区中。
-
公开(公告)号：CN103681662B
公开(公告)日：2017-07-21
申请号：CN201210322583.0
申请日：2012-09-04
Applicant: 旺宏电子股份有限公司
IPC: H01L27/06 , H01L21/8232
Abstract: 本发明公开了一种半导体结构及其制造方法与操作方法。该半导体结构，包括一衬底、一有源元件、一场氧化层及一多晶硅电阻；有源元件形成于衬底的一表面区域中，有源元件具有一第一掺杂区、一第二掺杂区及一第三掺杂区，第二掺杂区设于第一掺杂区上，第一掺杂区介于第二及第三掺杂区之间，第一掺杂区具有一第一导电型，第三掺杂区具有一第二导电型，第一导电型与第二导电型不同；场氧化层设置在第三掺杂区的一部分上；多晶硅电阻设置于场氧化层上，且电性连接于第三掺杂区。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.027 seconds)
