公开(公告)号：CN106684073B

公开(公告)日：2019-06-18

申请号：CN201611040520.0

申请日：2016-11-10

Applicant: 亚德诺半导体集团

Inventor： E·J·考尼

IPC: H01L25/07

CPC classification number: H01L27/0623 ,  H01L21/823475 ,  H01L27/0705 ,  H01L27/1203 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/66234 ,  H01L29/66666 ,  H01L29/7302 ,  H01L29/732 ,  H01L29/7803 ,  H01L29/7809 ,  H01L29/7812 ,  H01L29/7813 ,  H01L29/7827

Abstract: 本公开涉及FET‑双极晶体管组合。提供了一种晶体管开关设备，其表现出相对良好的电压能力和相对容易的驱动要求以接通和断开设备。这可以减少可能扰乱其他组件的瞬态驱动电流。

公开(公告)号：CN107787526A

公开(公告)日：2018-03-09

申请号：CN201580081359.9

申请日：2015-07-31

Applicant: 英特尔公司

Inventor： E.V.卡波夫 ,  P.马吉 ,  R.科特拉尔 ,  N.穆克尔杰 ,  C.C.郭 ,  U.沙 ,  R.皮拉利塞蒂 ,  R.S.周

IPC: H01L29/786 ,  H01L29/24

CPC classification number: H01L29/7869 ,  H01L27/0705 ,  H01L27/1225 ,  H01L29/02 ,  H01L29/4908 ,  H01L29/78603 ,  H01L29/78642 ,  H01L29/24

Abstract: 可以通过在微电子衬底与功能金属氧化物沟道之间形成缓冲过渡层来在微电子衬底上制作具有功能金属氧化物沟道的微电子器件，所述微电子衬底可以在超大规模集成中利用，诸如硅衬底。在一个实施例中，微电子器件可以是具有形成在缓冲过渡层上的源极结构和漏极结构的微电子晶体管，其中源极结构和漏极结构邻接功能金属氧化物沟道的相对侧，并且在栅极电极与功能金属氧化物沟道之间设置栅极电介质。在另一实施例中，微电子器件可以是双端微电子器件。

公开(公告)号：CN103904085B

公开(公告)日：2017-06-27

申请号：CN201410162977.3

申请日：2008-12-16

Applicant: 美光科技公司

Inventor： 卢安·C·特兰

IPC: H01L21/033 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524

CPC classification number: H01L21/76816 ,  H01L21/02518 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/28273 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L27/0705 ,  H01L27/11517 ,  H01L27/11519 ,  H01L27/11521 ,  H01L27/11524 ,  H01L27/11529 ,  H01L27/11546 ,  H01L27/11565 ,  H01L27/11568 ,  H01L27/1157 ,  H01L29/66477 ,  H01L29/66825 ,  H01L29/788

Abstract: 本发明涉及一种集成电路及包含该集成电路的电装置。在一个实施例中，该集成电路包含：半导体材料的多个间隔开的狭长条带；所述半导体材料的第一块，其位于与半导体材料的所述狭长条带相同的层面上，且接触所述狭长条带中的每一者的第一末端；以及第一多个晶体管栅极，其沿半导体材料的所述狭长条带设置，其中所述第一多个晶体管栅极中的一者设置于所述狭长条带中的每一者上，且其中第一多个晶体管栅极中的每一者电分流至所述第一块。

公开(公告)号：CN106783851A

公开(公告)日：2017-05-31

申请号：CN201710038085.6

申请日：2017-01-19

Applicant: 北京世纪金光半导体有限公司

Inventor： 倪炜江

IPC: H01L27/07 ,  H01L29/10 ,  H01L29/78 ,  H01L29/808 ,  H01L21/8232

CPC classification number: H01L27/0705 ,  H01L21/8232 ,  H01L29/1058 ,  H01L29/78 ,  H01L29/808 ,  H01L29/8083

Abstract: 本发明公开了集成肖特基二极管的SiC JFET(结型场效应晶体管)器件，其有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n‑漂移层、左右对称设置的两个p+阱层、n沟道层、n沟道层两侧左右对称设置的两个p+区、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，栅极设置在原胞结构左右两侧的中部p+区上方，肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方无肖特基接触。本申请提出了集LJFET与VJFET于一体的，并且集成了肖特基二极管的SiC JFET器件，并提供了制作方法。

公开(公告)号：CN106684073A

公开(公告)日：2017-05-17

申请号：CN201611040520.0

申请日：2016-11-10

Applicant: 亚德诺半导体集团

Inventor： E·J·考尼

IPC: H01L25/07

CPC classification number: H01L27/0623 ,  H01L21/823475 ,  H01L27/0705 ,  H01L27/1203 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/66234 ,  H01L29/66666 ,  H01L29/7302 ,  H01L29/732 ,  H01L29/7803 ,  H01L29/7809 ,  H01L29/7812 ,  H01L29/7813 ,  H01L29/7827 ,  H01L25/071

Abstract: 本公开涉及FET‑双极晶体管组合。提供了一种晶体管开关设备，其表现出相对良好的电压能力和相对容易的驱动要求以接通和断开设备。这可以减少可能扰乱其他组件的瞬态驱动电流。

公开(公告)号：CN103367456B

公开(公告)日：2016-03-09

申请号：CN201210574315.8

申请日：2012-12-26

Applicant: 乐金显示有限公司

Inventor： 曺基述 ,  朴美景 ,  崔栽荣

IPC: H01L29/786 ,  H01L21/336 ,  H01L29/423

CPC classification number: H01L29/78669 ,  H01L27/0705 ,  H01L29/41733 ,  H01L29/6675 ,  H01L29/66969 ,  H01L29/78645 ,  H01L29/78678 ,  H01L29/7869

Abstract: 本发明涉及一种薄膜晶体管及其制造方法。该薄膜晶体管包括：栅极，形成在基板上且具有以固定间隔分开的多个水平电极部；栅绝缘膜，形成在包含栅极的基板的整个表面上方；有源图案，形成在多个水平电极部上方的栅绝缘膜上；蚀刻停止膜图案，形成在有源图案和栅绝缘膜上方，以对有源图案和栅极的顶部部分覆盖；源极，形成在有源图案、栅绝缘膜和蚀刻停止膜图案上，以覆盖相邻水平电极部的顶部；和漏极，形成在有源图案、栅绝缘膜和蚀刻停止膜图案上，以覆盖位于最外端的水平电极部的顶部。

公开(公告)号：CN105206671A

公开(公告)日：2015-12-30

申请号：CN201510347674.3

申请日：2015-06-19

Applicant: 英飞凌科技奥地利有限公司

Inventor： C·法赫曼 ,  E·维西诺瓦斯奎兹 ,  A·威尔梅洛斯

IPC: H01L29/78 ,  H01L29/08

CPC classification number: H01L27/088 ,  H01L27/0207 ,  H01L27/07 ,  H01L27/0705 ,  H01L29/0634 ,  H01L29/0696 ,  H01L29/0882 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41741 ,  H01L29/4232 ,  H01L29/4238 ,  H01L29/49 ,  H01L29/66333 ,  H01L29/6634 ,  H01L29/66666 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7396 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7827 ,  H01L29/7839 ,  H01L29/0843

Abstract: 本发明的各个实施例涉及具有不同局部跨导的半导体开关器件。一种半导体器件包括半导体衬底，该半导体衬底具有外缘、限定出有源面积区域的多个可开关控制单元、和布置在限定出该有源面积区域域的可开关控制单元与外缘之间的边缘端接区域。每个可开关控制单元包括本体区域、栅极电极结构和源极区域。由可开关控制单元限定出来的该有源面积区域至少包括具有第一跨导的第一可开关控制区域并且至少包括具有第二跨导的第二可开关控制区域，该第二跨导与该第一跨导不同。

公开(公告)号：CN103928463A

公开(公告)日：2014-07-16

申请号：CN201310126266.6

申请日：2013-04-12

Applicant: 旺宏电子股份有限公司

Inventor： 陈永初 ,  陈立凡 ,  林镇元

IPC: H01L27/085 ,  H01L21/77

CPC classification number: H01L27/0705 ,  H01L27/0617 ,  H01L27/085 ,  H01L29/063 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/1066 ,  H01L29/7816 ,  H01L29/808

Abstract: 本发明公开了一种高压ED NMOS元件嵌入高压横向NJFET及其制造方法，该高压ED NMOS元件嵌入高压横向NJFET包含一高压(HV)n型金属氧化物半导体(NMOS)嵌入HV结栅极场效应晶体管(JFET)的半导体装置被提供。根据第一示例实施例，具有嵌入HV JFET的HV NMOS可包含衬底、被设置为邻近该衬底的N型阱区、被设置为邻近该N型阱区的P型阱区、以及被设置为邻近该N型阱区且在该P型阱区相对侧的第一及第二N+掺杂区。该P型阱区可包含P+掺杂区、第三N+掺杂区以与栅极结构，该第三N+掺杂区介于该P+掺杂区以及该栅极结构之间。

公开(公告)号：CN103367456A

公开(公告)日：2013-10-23

申请号：CN201210574315.8

申请日：2012-12-26

Applicant: 乐金显示有限公司

Inventor： 曺基述 ,  朴美景 ,  崔栽荣

IPC: H01L29/786 ,  H01L21/336 ,  H01L29/423

CPC classification number: H01L29/78669 ,  H01L27/0705 ,  H01L29/41733 ,  H01L29/6675 ,  H01L29/66969 ,  H01L29/78645 ,  H01L29/78678 ,  H01L29/7869

Abstract: 本发明涉及一种薄膜晶体管及其制造方法。该薄膜晶体管包括：栅极，形成在基板上且具有以固定间隔分开的多个水平电极部；栅绝缘膜，形成在包含栅极的基板的整个表面上方；有源图案，形成在多个水平电极部上方的栅绝缘膜上；蚀刻停止膜图案，形成在有源图案和栅绝缘膜上方，以对有源图案和栅极的顶部部分覆盖；源极，形成在有源图案、栅绝缘膜和蚀刻停止膜图案上，以覆盖相邻水平电极部的顶部；和漏极，形成在有源图案、栅绝缘膜和蚀刻停止膜图案上，以覆盖位于最外端的水平电极部的顶部。

公开(公告)号：CN100508195C

公开(公告)日：2009-07-01

申请号：CN200480001504.X

申请日：2004-07-08

Applicant: 精工爱普生株式会社

Inventor： 初大平

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/78612 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L27/0705 ,  H01L27/092 ,  H01L27/12 ,  H01L27/1203 ,  H01L29/78696

Abstract: 一种半导体器件，包括形成在相同衬底上的n沟道区域和p沟道区域，两个沟道区域具有源极和漏极。所述器件还包括为两个沟道区域所共有的栅电极、并且该栅电极通过安置在栅电极之下的非极化介电材料区域与衬底分开。其中，至少n沟道和p沟道区域之一包括薄膜区域，所述薄膜区域包括有机半导体材料。本发明还提供一种半导体器件的操作方法。