公开(公告)号：CN1776898A

公开(公告)日：2006-05-24

申请号：CN200510125011.3

申请日：2005-11-11

Applicant: 松下电器产业株式会社

Inventor： 高桥昌男 ,  中田义朗 ,  三村忠昭 ,  阪下俊彦 ,  福田敏行

IPC: H01L23/00 ,  H01L21/66

CPC classification number: G01R31/2891 ,  G01R31/2855 ,  G01R31/2884 ,  H01L2224/06 ,  H01L2224/0603

Abstract: 在晶片状态下进行半导体元件的老化检查，且防止电极端的下层电路和周边的上层非导体层的破坏，形成在半导体晶片上的位置对准图形具有检测部电极端与导通部电极端，检测部电极端设置间隔并包围导通部电极端的周围且构成一部分被开放的形状。

公开(公告)号：CN101101886A

公开(公告)日：2008-01-09

申请号：CN200710101356.4

申请日：2007-04-19

Applicant: 松下电器产业株式会社

Inventor： 三宅直已 ,  中田义朗

IPC: H01L21/66 ,  G01R31/28 ,  G01R31/26 ,  G01R1/073

Abstract: 提出一种半导体检查装置及半导体集成电路的检查方法，通过继电器进行与各半导体集成电路11a相对应的PTC元件22a与电压供给线25a的连接，依次使继电器接通，对电压供给线25a供给高电压，对每个PTC元件22a依次供给高电压，通过这样预先能够断开与DC不合格的半导体集成电路11a连接的PTC元件22a，在该状态下，集中实施老化，从而在集中老化时，能够对于半导体集成电路11a的DC不合格确实使PTC元件22a断开，从而能够提高老化的可靠性。

公开(公告)号：CN101165503A

公开(公告)日：2008-04-23

申请号：CN200710102485.5

申请日：2007-04-27

Applicant: 松下电器产业株式会社

Inventor： 三宅直已 ,  中田义朗

IPC: G01R31/28 ,  G06F11/22

CPC classification number: G01R31/318544 ,  G01R31/318547

Abstract: 本发明利用输出压缩电路(112)，将各扫描链(111)中包含的最后的带扫描功能的触发器电路(12)的输出汇总并进行压缩，利用期待值判定电路(114)对从输出压缩电路(112)输出的来自各扫描链(111)的输出的汇总值、与从外部写入期待值保持电路(113)的期待值进行比较，将根据该比较得到的是否合格的判定结果从期待值判定电路(114)的一个输出端(116)向外部输出，同时与系统复位无关地保持该判定结果。

公开(公告)号：CN1812070A

公开(公告)日：2006-08-02

申请号：CN200510136150.6

申请日：2005-12-20

Applicant: 松下电器产业株式会社

Inventor： 山田健司 ,  中田义朗

IPC: H01L21/66 ,  G01R1/067 ,  G01R31/26 ,  G01R31/28

Abstract: 本发明揭示一种探测卡及其制造方法以及对准方法。对于半导体晶片上形成的多个半导体集成电路元件的电气特性集中统一进行检查用的探测卡，采用具有形成与前述多个半导体集成电路元件的全部检查用电极同时接触用的多个凸点、并保持在刚性陶瓷环(14)上的带凸点的薄膜(13)的探测卡。在带凸点的薄膜(13)上附加由与接触用凸点同时形成的凸点构成的对准标记(19)。由于对准标记(19)可确保相对于接触用凸点的相对位置，因此以对准标记(19)为基准，能够用图像处理装置很容易测定接触用凸点的位置精度的变化，并根据该测定结果，能够计算出与检测对象晶片的检查用电极最佳的接触位置。

公开(公告)号：CN1812070B

公开(公告)日：2010-09-22

申请号：CN200510136150.6

申请日：2005-12-20

Applicant: 松下电器产业株式会社

Inventor： 山田健司 ,  中田义朗

IPC: H01L21/66 ,  G01R1/067 ,  G01R31/26 ,  G01R31/28

Abstract: 本发明揭示一种探测卡及其制造方法以及对准方法。对于半导体晶片上形成的多个半导体集成电路元件的电气特性集中统一进行检查用的探测卡，采用具有形成与前述多个半导体集成电路元件的全部检查用电极同时接触用的多个凸点、并保持在刚性陶瓷环(14)上的带凸点的薄膜(13)的探测卡。在带凸点的薄膜(13)上附加由与接触用凸点同时形成的凸点构成的对准标记(19)。由于对准标记(19)可确保相对于接触用凸点的相对位置，因此以对准标记(19)为基准，能够用图像处理装置很容易测定接触用凸点的位置精度的变化，并根据该测定结果，能够计算出与检测对象晶片的检查用电极最佳的接触位置。

公开(公告)号：CN100461381C

公开(公告)日：2009-02-11

申请号：CN200510125011.3

申请日：2005-11-11

Applicant: 松下电器产业株式会社

Inventor： 高桥昌男 ,  中田义朗 ,  三村忠昭 ,  阪下俊彦 ,  福田敏行

IPC: H01L23/00 ,  H01L21/66

CPC classification number: G01R31/2891 ,  G01R31/2855 ,  G01R31/2884 ,  H01L2224/06 ,  H01L2224/0603

Abstract: 在晶片状态下进行半导体元件的老化检查，且防止电极端子的下层电路和周边的上层非导体层的破坏，形成在半导体晶片上的位置对准图形具有检测部电极端子与导通部电极端子，检测部电极端子设置间隔并包围导通部电极端子的周围且构成一部分被开放的形状。

公开(公告)号：CN101114603A

公开(公告)日：2008-01-30

申请号：CN200710101399.2

申请日：2007-04-23

Applicant: 松下电器产业株式会社

Inventor： 真田稔 ,  中田义朗

IPC: H01L21/66 ,  G01R1/073 ,  G01R31/28 ,  G01R31/26

CPC classification number: G01R1/07314 ,  G01R1/44 ,  G01R31/2863 ,  Y10T29/49117

Abstract: 本发明的半导体集成电路检查用探头卡，具有薄膜片(9)，该薄膜片(9)在一个主面上形成多个凸点电极(5)等多个探头电极，并在外周部与陶瓷环(7)等支持体固定，在该半导体集成电路检查用探头卡中，与陶瓷环(7)固定的薄膜片(9)形成局部性的张力变更部(12)，从而产生张力变形，将多个凸点电极(5)配置在与半导体晶片的各半导体集成电路元件的电极电连接的规定位置。通过积极地而且持续地使薄膜片(9)的张力变形变化，从而使凸点电极(5)再配置在所希望的位置。