公开(公告)号：CN1244052C

公开(公告)日：2006-03-01

申请号：CN200310124822.2

申请日：2003-10-30

Applicant: 松下电器产业株式会社

Inventor： 品川雅俊 ,  川原昭文 ,  福岛哲之 ,  仓田胜一 ,  小宫学

IPC: G06F11/22

CPC classification number: G11C29/1201 ,  G11C16/04 ,  G11C29/48 ,  G11C2029/0401 ,  G11C2029/2602

Abstract: 为了提供一种非易失性存储器微机，其中可以省略掉使用逻辑测试器对微机单元进行测试的步骤，因此降低了测试成本。存储器测试器向非易失性存储器微机提供测试数据和期望数据，并且非易失性存储器微机将它们存储到非易失性存储器中。接着，在收到地址信号时，非易失性存储器根据对应于地址信号的测试数据和期望数据输出测试信号和期望信号。测试信号被提供给微机单元中的电路块，用于驱动该电路块。电路块返回测试结果信号，该信号同期望信号一块被输出该存储器测试器。存储器测试器对测试结果信号和期望信号进行比较，以判断微机单元运行是否正常。

公开(公告)号：CN1641794A

公开(公告)日：2005-07-20

申请号：CN200510003622.0

申请日：2005-01-07

Applicant: 松下电器产业株式会社

Inventor： 仲矢修治 ,  林光昭 ,  仓田胜一

IPC: G11C17/18 ,  H01L27/112

CPC classification number: G11C17/12 ,  G11C7/1051 ,  G11C7/106 ,  G11C7/1069 ,  G11C17/14 ,  G11C29/1201 ,  G11C29/14 ,  G11C2029/1202 ,  G11C2029/1204

Abstract: 通过切换连接于输出缓冲电路上的锁存电路的输出端与反转输出端，改变数据“0”或“1”和存储单元的漏极连接或非连接于位线上的关系。此外，通过根据测试控制信号TEST将读出放大器的输入固定于接地电位，确认：若输出缓冲电路的输出是“L”则为正逻辑，若是“H”则为负逻辑。

公开(公告)号：CN101038791A

公开(公告)日：2007-09-19

申请号：CN200710088613.5

申请日：2007-03-16

Applicant: 松下电器产业株式会社

Inventor： 仓田胜一 ,  林光昭

IPC: G11C17/18 ,  G11C17/10

CPC classification number: G11C7/14 ,  G11C7/12 ,  G11C16/24 ,  G11C16/28

Abstract: 本发明涉及一种半导体存储装置，在现有的半导体存储装置中使用空位线构成的复制电路在将空位线充电时，因非导通漏泄电流而不能充电到所希望的电位。其结果是，由于向空位线充电的时间或放电的时间也与所希望的时间不同，故不能进行最佳的动作定时的设定。为解决该问题，本发明提供一种半导体存储装置，通过在虚拟存储元件阵列中在相同定时用与空位线充电电路相同结构的充电电路将虚拟存储元件的源极线充电，由此抑制非导通漏泄，从而生成合适的定时。

公开(公告)号：CN102640281B

公开(公告)日：2014-04-30

申请号：CN201080055292.9

申请日：2010-12-15

Applicant: 松下电器产业株式会社

Inventor： 寺田裕 ,  仓田胜一

IPC: H01L21/8246 ,  G11C16/04 ,  H01L27/112

CPC classification number: H01L27/112 ,  G11C16/0408 ,  G11C16/06 ,  H01L27/115 ,  H01L27/11519

Abstract: 本发明公开了一种半导体存储装置。在各存储单元由一个晶体管构成的半导体存储装置中，上述存储单元由相邻的2比特形成一个扩散图案(4)，相邻的两个晶体管共用源极区域，两个漏极区域被隔离。并且，在配置有各个扩散图案(4)中的至少一列的多个阵列(120、130)中，每个阵列分别具有独立的位线。而且，在阵列分割边界部，每个阵列的位线的各个端部分别位于在一个扩散图案(4)上隔着共用的源极区域彼此隔离的两个漏极区域上。这样一来，能够确保充分的位线分离宽度，并实现面积缩减。

公开(公告)号：CN102640281A

公开(公告)日：2012-08-15

申请号：CN201080055292.9

申请日：2010-12-15

Applicant: 松下电器产业株式会社

Inventor： 寺田裕 ,  仓田胜一

IPC: H01L21/8246 ,  G11C16/04 ,  H01L27/112

CPC classification number: H01L27/112 ,  G11C16/0408 ,  G11C16/06 ,  H01L27/115 ,  H01L27/11519

Abstract: 本发明公开了一种半导体存储装置。在各存储单元由一个晶体管构成的半导体存储装置中，上述存储单元由相邻的2比特形成一个扩散图案(4)，相邻的两个晶体管共用源极区域，两个漏极区域被隔离。并且，在配置有各个扩散图案(4)中的至少一列的多个阵列(120、130)中，每个阵列分别具有独立的位线。而且，在阵列分割边界部，每个阵列的位线的各个端部分别位于在一个扩散图案(4)上隔着共用的源极区域彼此隔离的两个漏极区域上。这样一来，能够确保充分的位线分离宽度，并实现面积缩减。

公开(公告)号：CN1503133A

公开(公告)日：2004-06-09

申请号：CN200310124822.2

申请日：2003-10-30

Applicant: 松下电器产业株式会社

Inventor： 品川雅俊 ,  川原昭文 ,  福岛哲之 ,  仓田胜一 ,  小宫学

IPC: G06F11/22

CPC classification number: G11C29/1201 ,  G11C16/04 ,  G11C29/48 ,  G11C2029/0401 ,  G11C2029/2602

Abstract: 为了提供一种非易失性存储器微机，其中可以省略掉使用逻辑测试器对微机单元进行测试的步骤，因此降低了测试成本。存储器测试器向非易失性存储器微机提供测试数据和期望数据，并且非易失性存储器微机将它们存储到非易失性存储器中。接着，在收到地址信号时，非易失性存储器根据对应于地址信号的测试数据和期望数据输出测试信号和期望信号。测试信号被提供给微机单元中的电路块，用于驱动该电路块。电路块返回测试结果信号，该信号同期望信号一块被输出该存储器测试器。存储器测试器对测试结果信号和期望信号进行比较，以判断微机单元运行是否正常。