公开(公告)号：CN1808700A

公开(公告)日：2006-07-26

申请号：CN200510118633.3

申请日：2005-11-01

Applicant: 松下电器产业株式会社

Inventor： 宫田里江 ,  沟口修二

IPC: H01L21/336 ,  H01L21/331 ,  H01L21/265 ,  H01L29/78 ,  H01L29/739 ,  H01L29/36

Abstract: 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：提供一种能够抑制因牺牲氧化工序和栅极氧化形成工序而引起的沟道区域的杂质浓度的下降，从而较容易地控制沟道区域的杂质浓度且获得所希望的Vt的半导体装置及其制造方法。通过在沟渠T的壁面上形成栅极绝缘膜4的工序之后，利用离子注入法形成为沟道区域的P型衬底区域3，来形成在深度方向上具有很陡的坡度的P型杂质浓度分布。

公开(公告)号：CN1523671A

公开(公告)日：2004-08-25

申请号：CN03147656.2

申请日：2003-07-15

Applicant: 松下电器产业株式会社

Inventor： 今出昌宏 ,  海本博之 ,  宫田里江

IPC: H01L27/04 ,  H01L23/60 ,  H01L21/822

CPC classification number: H01L23/62 ,  H01L27/0266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置，设置着具有半导体基板(11)、源极区(16)、漏极区(17)、栅电极(19)的N型MISFET(12)，在半导体基板(11)上设置着覆盖N型MISFET(12)的第1层间绝缘膜(13)、第2层间绝缘膜(14)、第3层间绝缘膜(15)。在第1层间绝缘膜(13)上，介有第2层间绝缘膜(14)的一部分而平行设置着旨在将栅电极(19)与外部电连接的第2栅极布线(25)和旨在将漏极区与外部电连接的第1漏极布线(26)。从而可提供静电保护能力高的半导体装置及其制造方法。

公开(公告)号：CN100454575C

公开(公告)日：2009-01-21

申请号：CN200510004750.7

申请日：2005-01-26

Applicant: 松下电器产业株式会社

Inventor： 宫田里江 ,  沟口修二

IPC: H01L29/78 ,  H01L21/336

Abstract: 在沟栅极型MISFET中，通过用于形成第一高浓度P型源区(6)的第一注入，注入杂质，达到深处，通过用于形成第二高浓度P型源区(8)的第二注入，提高半导体区(14)的上表面附近的杂质浓度。据此，能可靠地使栅极(5)和第一高浓度P型源区(6)重叠，能避免栅源之间的偏移量。此外，在与源极电极模(12)电连接的硅化物模(10)、第二高浓度P型源区(8)之间能形成良好的欧姆接合，所以能使源极接触低电阻化。通过两个相乘的效果，能形成低电阻的半导体器件。在沟栅极型MISFET中，通过在源极和源区之间形成良好的欧姆接合，使源极接触低电阻化。

公开(公告)号：CN1649172A

公开(公告)日：2005-08-03

申请号：CN200510004750.7

申请日：2005-01-26

Applicant: 松下电器产业株式会社

Inventor： 宫田里江 ,  沟口修二

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/4236 ,  H01L29/456 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7827

Abstract: 在沟栅极型MISFET中，通过用于形成第一高浓度P型源区(6)的第一注入，注入杂质，达到深处，通过用于形成第二高浓度P型源区(8)的第二注入，提高半导体区(14)的上表面附近的杂质浓度。据此，能可靠地使栅极(5)和第一高浓度P型源区(6)重叠，能避免栅源之间的偏移量。此外，在与源极电极模(12)电连接的硅化物模(10)、第二高浓度P型源区(8)之间能形成良好的欧姆接合，所以能使源极接触低电阻化。通过两个相乘的效果，能形成低电阻的半导体器件。在沟栅极型MISFET中，通过在源极和源区之间形成良好的欧姆接合，使源极接触低电阻化。

公开(公告)号：CN100367497C

公开(公告)日：2008-02-06

申请号：CN03147656.2

申请日：2003-07-15

Applicant: 松下电器产业株式会社

Inventor： 今出昌宏 ,  海本博之 ,  宫田里江

IPC: H01L23/60 ,  H01L21/822

CPC classification number: H01L23/62 ,  H01L27/0266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体装置，设置着具有半导体基板(11)、源极区(16)、漏极区(17)、栅电极(19)的N型MISFET(12)，在半导体基板(11)上设置着覆盖N型MISFET(12)的第1层间绝缘膜(13)、第2层间绝缘膜(14)、第3层间绝缘膜(15)。在第1层间绝缘膜(13)上，介有第2层间绝缘膜(14)的一部分而平行设置着旨在将栅电极(19)与外部电连接的第2栅极布线(25)和旨在将漏极区与外部电连接的第1漏极布线(26)。从而可提供静电保护能力高的半导体装置及其制造方法。

公开(公告)号：CN1808726A

公开(公告)日：2006-07-26

申请号：CN200510118636.7

申请日：2005-11-01

Applicant: 松下电器产业株式会社

Inventor： 宫田里江 ,  沟口修二

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/36 ,  H01L21/336 ,  H01L21/331

Abstract: 本发明公开了一种半导体装置及其制造方法。本发明的目的在于：提供一种能够防止漏极衬底接触之间导通的、可靠性较高的半导体装置及其制造方法。通过在高浓度p型衬底区域7和衬底表面区域的低浓度N型漏极区域2之间设置中浓度P型衬底区域13，来抑制从漏极区域延伸过来的耗尽层的扩大。