公开(公告)号：CN102057437B

公开(公告)日：2013-11-20

申请号：CN201080001799.6

申请日：2010-02-10

Applicant: 松下电器产业株式会社

Inventor： 蓝原智之 ,  白滨政则 ,  山上由展 ,  车田希总 ,  铃木利一

IPC: G11C11/417 ,  G11C11/4074 ,  G11C11/41 ,  G11C11/418 ,  H01L21/8244 ,  H01L27/11 ,  H03K19/0185

CPC classification number: G11C7/12 ,  G11C11/413 ,  G11C2207/002 ,  H01L27/0207 ,  H01L27/1104

Abstract: 本发明提供一种半导体存储装置，具备：被配置在字线与位线的交点的存储器单元(100)、与位线连接的预充电电路(101)、由写入控制信号控制的列选择电路(102)、和作为写入电路而设置的箝位电路(103A)。箝位电路(103A)具有：将被选择的位线的电位控制在第一电位(例如0V)的晶体管(QN17)、和将该被选择的位线的电位控制在比第一电位低的第二电位(例如负电位)的可变电容元件(C11)。由于采用了可变电容元件(C11)，所以在电源电压变高的情况下，基于元件电容减少，来抑制从第一电位向第二电位的下降量。

公开(公告)号：CN101465160B

公开(公告)日：2013-04-03

申请号：CN200810170625.7

申请日：2008-10-22

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C11/41 ,  G11C11/413

CPC classification number: G11C11/419

Abstract: 本发明提供一种半导体存储装置，其可以控制位线的电位，改善低电源电压下对于存储单元的数据写入特性，同时抑制各元件的可靠性的恶化，并且具有稳定的写入性能。该半导体存储装置由配置于字线与位线交点上的存储单元(100)、与位线相连接的预充电路(101)和写入电路构成，写入电路通过以下部分构成：由写控制信号来控制的列选择电路(102)；将所选择的位线的电位控制为第一电位(例如OV)的晶体管(QN7)；将该所选择的位线的电位控制为低于第一电位的第二电位(例如负电位)的电容元件(CAP)；以及当电源电压变高的情况下，对第二电位进行钳位的钳位电路(103A)。

公开(公告)号：CN100468570C

公开(公告)日：2009-03-11

申请号：CN200510129559.5

申请日：2005-12-06

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C11/407 ,  G11C11/409 ,  G11C11/417 ,  G11C11/419 ,  G11C7/00

CPC classification number: G11C11/412 ,  G11C11/413

Abstract: 本发明提供一种半导体存储器件，其确保对所有存储单元进行的写操作，而与由制造误差等引起的存储单元的性能上的起伏无关，并且可以减少写操作时间和功耗。根据写放大器控制信号WAE控制存储单元1和虚拟存储单元1a的写操作。根据写完成信号WRST确定写操作结束时刻，该写完成信号WRST表示虚拟存储单元1a的储存状态。设计虚拟存储单元1a和外围电路使得虚拟存储单元1a所需的写时间大于或等于存储单元1所需的写时间的最大值。

公开(公告)号：CN1747062A

公开(公告)日：2006-03-15

申请号：CN200510088281.1

申请日：2005-08-03

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C11/34 ,  G11C11/412 ,  H01L27/105 ,  H01L27/11

CPC classification number: G11C11/417 ,  G11C2207/2227

Abstract: 当存储单元无效时，存储单元电源电压控制电路使提供给存储单元的电源电压减小到存储单元保持电压，由此减小了在存储单元中流动的漏电流。通过减小漏电流，可以减小半导体存储器件的功耗和增加其工作速度。而且，存储单元中的晶体管的阈值电压保持很低，由此提高了半导体存储器件在低电源电压下的工作特性。

公开(公告)号：CN1629981A

公开(公告)日：2005-06-22

申请号：CN200410101954.8

申请日：2004-12-15

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C11/409 ,  G11C11/419

CPC classification number: G11C11/413 ,  G11C7/06 ,  G11C2207/065

Abstract: 半导体集成电路具有：字线、位线对、配置于字线与位线对的交叉部的存储器单元、以第1电压预充电位线对的预充电电路，以第2电压放大位线对的电位差的读出放大器电路。第1电压实质上是与在构成读出放大器电路的晶体管导通电压上加上读出放大器电路的偏置电压后的读出放大器电路的导通电压相等的电压，或是在读出放大器电路的导通电压与第2电压之间的电压。

公开(公告)号：CN103620687A

公开(公告)日：2014-03-05

申请号：CN201280030947.6

申请日：2012-09-05

Applicant: 松下电器产业株式会社

Inventor： 山上由展 ,  小岛诚 ,  里见胜治

IPC: G11C11/413

CPC classification number: G11C11/417 ,  G11C11/413 ,  G11C11/419

Abstract: 由串联在第一电源和第二电源之间的第一P型MOS晶体管(MP1)和第二P型MOS晶体管(MP2)构成每一列上的存储单元电源电路(20)，存储单元电源输出第一P型MOS晶体管(MP1)和第二P型MOS晶体管(MP2)的接点电压。基于列选择信号和写入控制信号生成的控制信号输入第一P型MOS晶体管(MP1)的栅极端子，输入第一P型MOS晶体管(MP1)的栅极端子的信号的反相信号输入第二P型MOS晶体管(MP2)的栅极端子。

公开(公告)号：CN102934170A

公开(公告)日：2013-02-13

申请号：CN201280001610.2

申请日：2012-01-20

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C11/413 ,  G11C11/41 ,  G11C11/417

CPC classification number: G11C5/14 ,  G11C7/12 ,  G11C8/08 ,  G11C11/417

Abstract: 本发明提供一种半导体存储装置，该半导体存储装置由下述部件构成：与字线和位线连接且进行数据的存储保持的存储单元、与字线连接的字线驱动器电路、与位线连接的位线预充电电路、和外围控制电路。在存储单元和外围控制电路上连接了第1电源(VDD)，在字线驱动器电路(2)和位线预充电电路(3)上，经由被第1控制信号(PD)控制的开关元件(MP1)而连接第1电源(VDD)。从而，能够在将面积增加限制得较少的同时有效地抑制待机时的泄漏电流。

公开(公告)号：CN1747062B

公开(公告)日：2010-05-12

申请号：CN200510088281.1

申请日：2005-08-03

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C11/34 ,  G11C11/412 ,  H01L27/105 ,  H01L27/11

CPC classification number: G11C11/417 ,  G11C2207/2227

Abstract: 当存储单元无效时，存储单元电源电压控制电路使提供给存储单元的电源电压减小到存储单元保持电压，由此减小了在存储单元中流动的漏电流。通过减小漏电流，可以减小半导体存储器件的功耗和增加其工作速度。而且，存储单元中的晶体管的阈值电压保持很低，由此提高了半导体存储器件在低电源电压下的工作特性。

公开(公告)号：CN1892904A

公开(公告)日：2007-01-10

申请号：CN200610095997.9

申请日：2006-06-30

Applicant: 松下电器产业株式会社

Inventor： 山上由展 ,  山内宽行

IPC: G11C11/417

CPC classification number: G11C11/413

Abstract: 一种半导体存储器件，包括：包括触发器的存储单元以及用于向该存储单元提供单元电源电压的存储单元电源电路，其中该存储单元电源电路在第一时段提供一个单元电源电压并且在第二时段提供一个不同的单元电源电压。

公开(公告)号：CN1574100A

公开(公告)日：2005-02-02

申请号：CN200410048900.X

申请日：2004-06-09

Applicant: 松下电器产业株式会社

Inventor： 山上由展

IPC: G11C29/00

CPC classification number: G11C29/83

Abstract: 半导体存储装置包括：大量字线，含有一条或多条冗余字线；大量的位线对；大量的存储单元，连接到上述字线和上述位线；大量的字线驱动器，每个驱动器连接到上述字线的相应的一个端点并由大量的字线控制信号控制；以及大量的第一字线控制电路，分别位于上述字线的另一端点，每个上述第一字线控制电路接收上述字线中相应一条的信号电平，其中，在上述相应字线的信号电平为第一种电平的情况中，每个上述第一字线控制电路切换为导电状态，并将上述第一种电平信号输出到上述相应的字线，在第一种电平，连接到上述相应字线的上述存储单元中的相应存储单元变为高阻状态。而在上述相应字线的信号电平是第二种电平的情况中，上述第一字线控制电路中的每一个切换成非导电状态，在第二种电平，上述相应存储单元变成能进行数据输入/输出的一种状态。