公开(公告)号：CN102918644A

公开(公告)日：2013-02-06

申请号：CN201280001527.5

申请日：2012-03-12

Applicant: 松下电器产业株式会社

Inventor： 柴田英则 ,  岛田纯一 ,  深泽浩公

IPC: H01L21/82 ,  H01L21/3205 ,  H01L21/822 ,  H01L23/52 ,  H01L27/04

CPC classification number: H01L23/481 ,  H01L23/522 ,  H01L27/0207 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在半导体装置上的第1以及第2布线的附近配置密度高的第1虚设过孔图案，并且在比第1虚设过孔图案远离第1以及第2布线的地方配置密度低的第2虚设过孔图案。据此，能够与有无连接第1布线和第2布线的过孔无关地，在达成按每种半导体工艺制定的设计标准的同时，抑制由虚设过孔引起的布局CAD数据的文件尺寸的庞大化。

公开(公告)号：CN101252117A

公开(公告)日：2008-08-27

申请号：CN200810080531.0

申请日：2008-02-21

Applicant: 松下电器产业株式会社

Inventor： 荒木章之 ,  岛田纯一 ,  尾川广和 ,  藤本和彦 ,  藤井力 ,  安井卓也

IPC: H01L23/522 ,  G06F17/50

CPC classification number: H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种考虑由气隙引起的布线间寄生电容降低带来的效果和弊害、并考虑成品率而生成所需最低限度的气隙用的半导体集成电路装置的布线构造及其设计方法和设计装置。在工序(S7003)中，对布线后的输入布局数据(7001)的布线图案的每条布线的布线宽度进行检测，或检测每个区域的布线密度。然后，在工序(S7004)中，基于所述工序(S7003)的检测结果，利用由工艺确定的布线宽度/布线密度条件(7005)，确定在进行CMP时容易产生阶梯差的宽幅布线或布线密度高的区域。而后，在工序(S7006)中，确定在通过所述工序(S7004)确定的宽幅布线或布线区域的周边区域形成圆锥部高的气隙的布线间隔位置，在工序(S7007)中，基于该检测结果，生成或删除气隙生成区域。