公开(公告)号：CN111542882A

公开(公告)日：2020-08-14

申请号：CN201880083668.3

申请日：2018-12-05

Applicant: 松下电器产业株式会社

Inventor： 持田礼司 ,  河野和幸 ,  小野贵史 ,  中山雅义 ,  早田百合子

IPC: G11C13/00 ,  G11C11/16 ,  H01L21/8239 ,  H01L27/105

Abstract: 电阻变化型非易失性存储装置具备：具有多个存储单元(10)的存储单元阵列、进行向存储单元(10)的写入的写入电路、以及控制电路。存储单元(10)具有：电阻变化型的非易失性的存储元件(12)、以及与其串联连接的单元晶体管(14)。写入电路具有：与单元晶体管(14)连接的源极线驱动电路(20)、以及与存储元件(12)连接的位线驱动电路(40)。控制电路在进行使存储元件(12)成为低电阻状态的写入动作的情况下，进行将第1电流值的电流流到存储元件(12)的控制，在此之后，进行将第2电流值的电流流到存储元件(12)的控制。第2电流值比存储元件(12)向低电阻状态的变化开始后的存储元件(12)的电流的过冲的最大值大。

公开(公告)号：CN111052154A

公开(公告)日：2020-04-21

申请号：CN201880057233.1

申请日：2018-09-03

Applicant: 松下电器产业株式会社

Inventor： 持田礼司 ,  河野和幸 ,  早田百合子 ,  小野贵史 ,  中山雅义

IPC: G06N3/063 ,  G06G7/60 ,  G11C11/54

Abstract: 在根据输入数据与耦合权重系数的乘加运算结果而将输出数据输出的神经网络运算电路中，具备运算机构，该运算机构中，存储元件RP和晶体管T0串联连接在数据线BL0、SL0之间，存储元件RN和晶体管T1串联连接在数据线BL1、SL1之间，在晶体管T0、T1的栅极连接有字线；在存储元件RP、RN中保存耦合权重系数w0～wn；字线选择电路(30)根据输入数据x0～xn将字线WL0～WLn设为选择状态或非选择状态；判定电路(50)通过判定流过BL0、BL1的电流值，将输出数据输出。电流施加电路(100)具有调整流过BL0、BL1的电流值的功能，不改写存储元件RP、RN就调整耦合权重系数。

公开(公告)号：CN111095417A

公开(公告)日：2020-05-01

申请号：CN201880057229.5

申请日：2018-08-29

Applicant: 松下电器产业株式会社

Inventor： 河野和幸 ,  小野贵史 ,  中山雅义 ,  持田礼司 ,  早田百合子

IPC: G11C11/54 ,  G06G7/60 ,  G06N3/063

Abstract: 在根据输入数据(x0～xn)与耦合权重系数(w0～wn)的积和运算结果将输出数据(y)输出的神经网络运算电路中，具备运算机构(PU0～PUn)，该运算机构中，非易失性半导体存储元件(RP)和单元晶体管(T0)串联连接在数据线(BL0、SL0)之间，非易失性半导体存储元件(RN)和单元晶体管(T1)串联连接在数据线(BL1、SL1)之间，在单元晶体管(T0、T1)的栅极连接有字线(WL0～WLn)；在RP、RN中保存耦合权重系数(w0～wn)，字线选择电路(30)根据x0～xn将WL0～WLn设为选择状态或非选择状态，判定电路(50)通过判定流过BL0、BL1的电流值，将输出数据(y)输出。

公开(公告)号：CN111095300A

公开(公告)日：2020-05-01

申请号：CN201880057222.3

申请日：2018-08-21

Applicant: 松下电器产业株式会社

Inventor： 中山雅义 ,  河野和幸 ,  早田百合子 ,  小野贵史 ,  持田礼司

IPC: G06N3/063 ,  G06G7/60 ,  G11C11/54

Abstract: 将存储器阵列(10)的多个字线在逻辑上划分为多个字线区；按每个字线区，具备将任意的字线设为选择或非选择的区内字线多路选择电路；区内字线多路选择电路按每个字线具备第一闩锁(31)及第二闩锁(32)。

公开(公告)号：CN111052153A

公开(公告)日：2020-04-21

申请号：CN201880057223.8

申请日：2018-08-24

Applicant: 松下电器产业株式会社

Inventor： 早田百合子 ,  河野和幸 ,  中山雅义 ,  持田礼司 ,  小野贵史 ,  诹访仁史

IPC: G06N3/063 ,  G06G7/60 ,  G11C11/54

Abstract: 将在神经网络运算中使用的耦合权重系数保存到存储器阵列(20)中，由字线驱动电路(24)驱动与神经网络的输入数据对应的字线(22)，由列选择电路(25)将连接有作为运算对象的耦合权重系数的位线连接到运算电路(26)，在运算电路(26)中判定流过位线(23)的单元电流的总和。将运算电路(26)的判定结果保存到输出保持电路(27)中，作为下一层的神经网络的输入而向字线驱动电路(24)设定。控制电路(29)基于保持在网络构成信息保持电路(28)中的信息，对字线驱动电路(24)及列选择电路(25)指示在神经网络运算中使用的字线(22)及位线(23)的选择。