公开(公告)号：CN1932651A

公开(公告)日：2007-03-21

申请号：CN200610153639.9

申请日：2006-09-12

Applicant: 松下电器产业株式会社

Inventor： 神代昌彦 ,  谷本正

IPC: G03F7/20 ,  H01L21/00

CPC classification number: G03F7/70441 ,  G03F7/70433

Abstract: 提供了一种半导体器件制造方法，用于可能高速地以高精度形成图案，通过在OPC处理步骤中将布局数据分割成单元、并且接着将OPC应用于每个单元，可以通过一个单元一次处理完成相同的块，并且在芯片上排列了各个应用了OPC的单元之后，将OPC仅仅应用于单元边界部分，从而可以确保单元边界附近的尺寸精度。而且，由于使得在单元边界部分上的图案被均匀地缩小，因此可以简化单元边界部分的OPC，从而可以应用快速处理。

公开(公告)号：CN1929138A

公开(公告)日：2007-03-14

申请号：CN200610110850.2

申请日：2006-08-15

Applicant: 松下电器产业株式会社

Inventor： 神代昌彦 ,  谷本正

IPC: H01L27/092 ,  H01L23/522

CPC classification number: H01L27/0203 ,  H01L29/4238

Abstract: 一种金属氧化物半导体晶体管单元及半导体装置，抑制因半导体装置的电路图布置而导致的晶体管特性的降低及栅极沟道长度尺寸的偏差。金属－金属氧化物－半导体结构的金属氧化物半导体晶体管单元，在P沟道栅极端子和N沟道栅极端子之间形成一条固定宽度且成直线状的栅极布线，并且包括了多条该栅极布线(10)。P沟道晶体管和N沟道晶体管的栅极布线，在单元的交界处，分别用冗长的布线加以连接。

公开(公告)号：CN100399526C

公开(公告)日：2008-07-02

申请号：CN200310118346.3

申请日：2003-11-21

Applicant: 松下电器产业株式会社

Inventor： 向井清士 ,  柴田英则 ,  神代昌彦 ,  辻川洋行

IPC: H01L21/66 ,  H01L21/768 ,  H01L21/321 ,  H01L21/28 ,  H01L21/3205

CPC classification number: G06F17/5081

Abstract: 本发明的课题的目的在于，用芯片水准发现布线缺陷发生部位即大面积布线上的接触孔的高密度部。为此，通过限制芯片布局上的同一节点布线的总面积与同一节点布线上的接触孔的总面积的面积比，并基于该限制判定布线是否良好，从而检测出布线形成缺陷部位。这样，通过在布局设计阶段检测出超过面积比限制的缺陷部位，可避免因小丘或布线与接触孔的连接缺陷造成的大面积布线的断线、布线破损、表面剥离等形成缺陷。

公开(公告)号：CN1503341A

公开(公告)日：2004-06-09

申请号：CN200310118346.3

申请日：2003-11-21

Applicant: 松下电器产业株式会社

Inventor： 向井清士 ,  柴田英则 ,  神代昌彦 ,  辻川洋行

IPC: H01L21/66 ,  H01L21/768 ,  H01L21/321 ,  H01L21/28 ,  H01L21/3205

CPC classification number: G06F17/5081

Abstract: 本发明的课题的目的在于，用芯片水准发现布线缺陷发生部位即大面积布线上的接触孔的高密度部。为此，通过限制芯片布局上的同一节点布线的总面积与同一节点布线上的接触孔的总面积的面积比，并基于该限制判定布线是否良好，从而检测出布线形成缺陷部位。这样，通过在布局设计阶段检测出超过面积比限制的缺陷部位，可避免因小丘或布线与接触孔的连接缺陷造成的大面积布线的断线、布线破损、表面剥离等形成缺陷。