公开(公告)号：CN103325818A

公开(公告)日：2013-09-25

申请号：CN201210316409.5

申请日：2012-08-30

Applicant: 株式会社东芝

Inventor： 奥畠隆嗣

IPC: H01L29/40 ,  H01L29/06 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L29/0619 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66621 ,  H01L29/7834

Abstract: 本发明的实施方式涉及的半导体装置具有：第一导电型的第一半导体层；第二导电型的第二半导体层，设置在上述第一半导体层上；第一导电型的第三半导体层，选择性地设置在上述第二半导体层的表面上；绝缘膜，以覆盖自上述第三半导体层的上表面至上述第一半导体层的沟槽的内壁设置；场板电极，设置在上述沟槽的下部；栅电极，隔着绝缘膜设置在上述场板电极上；以及第二导电型的第四半导体层，至少设置在上述沟槽的正下方区域，并且与上述绝缘膜相接。

公开(公告)号：CN105990437A

公开(公告)日：2016-10-05

申请号：CN201510553386.3

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 泉泽优 ,  石桥弘 ,  大田浩史 ,  佐伯秀一 ,  奥畠隆嗣 ,  小野升太郎

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/40

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/083 ,  H01L29/1095 ,  H01L29/404 ,  H01L29/42356 ,  H01L29/7811 ,  H01L29/402

Abstract: 实施方式的半导体装置具有第1导电型的第1半导体区域、第2导电型的第2半导体区域、第1导电型的第3半导体区域、第1电极、第1绝缘层、及第2电极。第1半导体区域具有第1区域与第2区域。第2区域设置于第1区域的周围。第2半导体区域设置于第1半导体区域上。第3半导体区域设置于第1半导体区域上。第1电极设置于第3半导体区域上。第1电极与第3半导体区域电性连接。第1绝缘层设置于第1电极上。第2电极设置于第2半导体区域上。第2电极与第2半导体区域电性连接。第2电极的一部分位于第1绝缘层上。

公开(公告)号：CN105448994A

公开(公告)日：2016-03-30

申请号：CN201510095460.1

申请日：2015-03-03

Applicant: 株式会社东芝

Inventor： 大田浩史 ,  泉泽优 ,  小野升太郎 ,  山下浩明 ,  奥畠隆嗣

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/739 ,  H01L21/336 ,  H01L21/331

CPC classification number: H01L29/0634 ,  H01L29/0692 ,  H01L29/1095 ,  H01L29/66348 ,  H01L29/66439 ,  H01L29/66712 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813

Abstract: 本发明的实施方式提供一种可一面抑制导通电阻增加，一面提升雪崩耐量的半导体装置及其制造方法。实施方式的半导体装置包括：第1导电型的第1半导体区域、元件区域、包围元件区域的终端区域、及第2电极。元件区域包括：第2导电型的第2半导体区域、第2导电型的第3半导体区域、第1导电型的第4半导体区域、栅极电极、及第1电极。终端区域具有第2导电型的第5半导体区域、及第2导电型的第6半导体区域。第5半导体区域是设置在第1半导体区域内。第5半导体区域是在第2方向上设置有多个。第6半导体区域是设置在第1半导体区域与第5半导体区域之间。第6半导体区域的第2导电型的杂质浓度高于第5半导体区域的第2导电型的杂质浓度。