半导体器件及其制造方法

    公开(公告)号:CN1445860A

    公开(公告)日:2003-10-01

    申请号:CN03121697.8

    申请日:2003-03-18

    Abstract: 提供一种容易实现耐高压且具有高耐压特性和低导通电阻特性的半导体器件。其具有:流过漂移电流的单元区域部分和设置成包围单元区域部分状态的接合终端区域部分;该单元部分具有:n型漏极、与n型漏极连接形成的栅极、与n型漏极连接形成的在导通状态下流过漂移电流且在截止状态下耗尽的n型漂移层、与n漏极和n型漂移层连接形成且在截止状态下耗尽的p型漂移层、与n型漂移层和p型漂移层连接形成的p型基极层、形成在p型基极层的表面部上的n+源极层、绝缘栅极和源极,在该半导体器件中,在接合终端区域部分内设置互相垂直的2个方向中至少在一个方向上形成的第2的n型漂移层和第2的p型漂移层。

    半导体器件及其制造方法

    公开(公告)号:CN1280914C

    公开(公告)日:2006-10-18

    申请号:CN03121697.8

    申请日:2003-03-18

    Abstract: 本发明提供一种容易实现耐高压且具有高耐压特性和低导通电阻特性的半导体器件。其具有:流过漂移电流的单元区域部分和设置成包围单元区域部分状态的接合终端区域部分;该单元部分具有:n型漏极、与n型漏极连接形成的栅极、与n型漏极连接形成的在导通状态下流过漂移电流且在截止状态下耗尽的n型漂移层、与n漏极和n型漂移层连接形成且在截止状态下耗尽的p型漂移层、与n型漂移层和p型漂移层连接形成的p型基极层、形成在p型基极层的表面部上的n+源极层、绝缘栅极和源极,在该半导体器件中,在接合终端区域部分内设置互相垂直的2个方向中至少在一个方向上形成的第2的n型漂移层和第2的p型漂移层。

Patent Agency Ranking