叠片型共态扼流圈
    1.
    发明公开

    公开(公告)号:CN1652264A

    公开(公告)日:2005-08-10

    申请号:CN200510006758.7

    申请日:2002-09-05

    CPC classification number: H01F17/0013 H01F37/00 H01F2017/0093

    Abstract: 一种叠片型共态扼流圈,内置有各线圈部12~14的线径相等且线圈部12~14的中心轴设置在同一线上的螺旋状线圈La~Lc。线圈La、Lb的各引出部3a、5a、9a、11a为弯曲形状图形,连接于从位于绝缘膜2的长边方向的大致中央的线圈部3b、5b、9b、11b连接位置开始到输入输出电极之间。并且,引出部3a、5a、9a、11a与线圈部3b、5b、9b、11b的连接部分,具有折叠的结构。因而,可以使各线圈La、Lb的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少,且不会破坏差动信号传输中的传输信号平衡。

    多层电感器
    2.
    发明授权

    公开(公告)号:CN1204573C

    公开(公告)日:2005-06-01

    申请号:CN02120039.4

    申请日:2002-05-21

    CPC classification number: H01F17/0013 H01F17/0033

    Abstract: 一种多层电感器,包括放置在多层体上部的两层中的第一和第二导电线圈图样,并且所述的导电线圈图样通过在绝缘层中形成的通孔与放置在多层体下部的第三和第四导电线圈依次连续地进行电连接,从而形成一个螺旋形线圈。第一导电线圈图样的边缘和第二导电线圈图样的边缘相互重叠。第四导电线圈图样的边缘和第三导电线圈图样的边缘相互重叠。

    电子元件及其制造方法
    4.
    发明授权

    公开(公告)号:CN101859628B

    公开(公告)日:2014-07-23

    申请号:CN201010156411.1

    申请日:2010-03-30

    Abstract: 本发明提供一种能够得到大的电感值和高Q值的电子元件及其制造方法。线圈(L)由内藏在叠层体(12)内的多个线圈导体(20a、20b)、设置在多个线圈导体(20a、20b)上的多个台肩面(22a、22b)和连接多个台肩面(22a、22b)的通路孔导体(b1)构成。引出导体(24a、24b)内藏在叠层体(12)内,且连接线圈(L)和外部电极。从z轴方向俯视时,多个线圈导体(20a、20b)相互重合而形成长方形的环状轨道(R)。从z轴方向俯视时,多个台肩面(22a、22b)在轨道(R)的短边(L1)上突出到轨道(R)的外侧,且未与引出导体(24a、24b)重叠。

    叠片型共态扼流圈
    5.
    发明授权

    公开(公告)号:CN100347796C

    公开(公告)日:2007-11-07

    申请号:CN200510006758.7

    申请日:2002-09-05

    CPC classification number: H01F17/0013 H01F37/00 H01F2017/0093

    Abstract: 一种叠片型共态扼流圈,内置有各线圈部(12~14)的线径相等且线圈部(12~14)的中心轴设置在同一线上的螺旋状线圈(La~Lc)。线圈(La、Lb)的各引出部(3a、5a、9a、11a)为弯曲形状图形,连接于从位于绝缘膜(2)的长边方向的大致中央的线圈部(3b、5b、9b、11b)连接位置开始到输入输出电极之间。并且,引出部(3a、5a、9a、11a)与线圈部(3b、5b、9b、11b)的连接部分,具有折叠的结构。因而,可以使各线圈(La、Lb)的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少,且不会破坏差动信号传输中的传输信号平衡。

    叠片型共态扼流圈
    6.
    发明公开

    公开(公告)号:CN1404077A

    公开(公告)日:2003-03-19

    申请号:CN02131877.8

    申请日:2002-09-05

    CPC classification number: H01F17/0013 H01F37/00 H01F2017/0093

    Abstract: 一种叠片型共态扼流圈,内置有各线圈部12~14的线径相等且线圈部12~14的中心轴设置在同一线上的螺旋状线圈La~Lc。线圈La、Lb的各引出部3a、5a、9a、11a为弯曲形状图形,连接于从位于绝缘膜2的长边方向的大致中央的线圈部3b、5b、9b、11b连接位置开始到输入输出电极之间。并且,引出部3a、5a、9a、11a与线圈部3b、5b、9b、11b的连接部分,具有折叠的结构。因而,可以使各线圈La、Lb的匝数及线路长相互相等。从而可以做到在高频带的传输延迟的产生较少,且不会破坏差动信号传输中的传输信号平衡。

    多层阻抗元件
    9.
    发明授权

    公开(公告)号:CN1188873C

    公开(公告)日:2005-02-09

    申请号:CN02105205.0

    申请日:2002-02-19

    CPC classification number: H01F17/0013 H01F27/2804

    Abstract: 本发明提供一种多层阻抗元件,其在固定时不具有方向性,并可获得优良的电学特性。多层阻抗元件包含一个高磁导率线圈部分,至少包含第一缠绕部分和第三缠绕部分,其中的第一缠绕部分和第三缠绕部分是通过将多个由相对高磁导率材料制成的磁层与多个线圈导线图形进行叠加而形成;一个低磁导率线圈部分,所述的低磁导率线圈部分至少包含第二缠绕部分,该部分是通过将由相对低的磁导率材料制成的多个磁层与多个线圈导线图形进行叠加而形成;三个缠绕部分顺序串联连接,形成螺旋线圈。螺旋线圈的各端从形成在高磁导率线圈中的线圈导线图形中引入到各个输入和输出外部电极。

    多层电感器
    10.
    发明公开

    公开(公告)号:CN1393892A

    公开(公告)日:2003-01-29

    申请号:CN02120039.4

    申请日:2002-05-21

    CPC classification number: H01F17/0013 H01F17/0033

    Abstract: 一种多层电感器,包括放置在多层体上部的两层中的第一和第二导电线圈图样,并且所述的导电线圈图样通过在绝缘层中形成的通孔与放置在多层体下部的第三和第四导电线圈依次连续地进行电连接,从而形成一个螺旋形线圈。第一导电线圈图样的边缘和第二导电线圈图样的边缘相互重叠。第四导电线圈图样的边缘和第三导电线圈图样的边缘相互重叠。

Patent Agency Ranking