公开(公告)号：CN101093577A

公开(公告)日：2007-12-26

申请号：CN200710091756.1

申请日：2007-04-09

Applicant: 株式会社瑞萨科技

Inventor： 细木浩二 ,  江浜真和 ,  中田启明 ,  岩田宪一 ,  望月诚二 ,  汤浅隆史 ,  小林幸史 ,  柴山哲也 ,  植田浩司 ,  升正树

IPC: G06T1/20 ,  G06F15/80

CPC classification number: G06F9/3885 ,  G06F9/30014 ,  G06F9/30036 ,  G06F9/30087

Abstract: 本发明提供一种用处理器来进行图像处理的情况下的降低功率技术。为此，例如在指令的操作数中设有指定二维的源寄存器和目的寄存器的部分，具有在多个周期中使用多个源寄存器来执行运算、得到多个目的的单元。此外，在利用多个源寄存器花费多个周期来得到目的的指令中，将数据舍入运算器连接在流水线的最后一级上。通过这些结构，例如通过减少存取指令存储器的次数，来减少读出指令存储器时消耗的功率。

公开(公告)号：CN100562892C

公开(公告)日：2009-11-25

申请号：CN200710091756.1

申请日：2007-04-09

Applicant: 株式会社瑞萨科技

Inventor： 细木浩二 ,  江浜真和 ,  中田启明 ,  岩田宪一 ,  望月诚二 ,  汤浅隆史 ,  小林幸史 ,  柴山哲也 ,  植田浩司 ,  升正树

IPC: G06T1/20 ,  G06F15/80

CPC classification number: G06F9/3885 ,  G06F9/30014 ,  G06F9/30036 ,  G06F9/30087

Abstract: 本发明提供一种用处理器来进行图像处理的情况下的降低功率技术。为此，例如在指令的操作数中设有指定二维的源寄存器和目的寄存器的部分，具有在多个周期中使用多个源寄存器来执行运算、得到多个目的的单元。此外，在利用多个源寄存器花费多个周期来得到目的的指令中，将数据舍入运算器连接在流水线的最后一级上。通过这些结构，例如通过减少存取指令存储器的次数，来减少读出指令存储器时消耗的功率。