-
公开(公告)号：CN100562892C
公开(公告)日：2009-11-25
申请号：CN200710091756.1
申请日：2007-04-09
Applicant: 株式会社瑞萨科技
CPC classification number: G06F9/3885 , G06F9/30014 , G06F9/30036 , G06F9/30087
Abstract: 本发明提供一种用处理器来进行图像处理的情况下的降低功率技术。为此，例如在指令的操作数中设有指定二维的源寄存器和目的寄存器的部分，具有在多个周期中使用多个源寄存器来执行运算、得到多个目的的单元。此外，在利用多个源寄存器花费多个周期来得到目的的指令中，将数据舍入运算器连接在流水线的最后一级上。通过这些结构，例如通过减少存取指令存储器的次数，来减少读出指令存储器时消耗的功率。
-
公开(公告)号：CN101286125A
公开(公告)日：2008-10-15
申请号：CN200810092161.2
申请日：2008-04-10
Applicant: 株式会社瑞萨科技
IPC: G06F11/00
CPC classification number: G06F11/0793 , G06F9/30054 , G06F9/3861 , G06F9/3885 , G06F9/4812 , G06F11/0721 , G06F2209/481
Abstract: 本发明提供一种不进行错误发生时的指令地址存储和错误处理结束后的执行指令恢复控制的附带协同处理器的微处理器。在处理器系统中，在由错误检测部检测出错误的情况下，错误检测部(120)向中断控制部(64)输出错误信号，中断控制部(64)将错误地址寄存器(61)的值和控制信号输出到程序计数器控制部(20)，将程序计数器(21)的值改写为错误地址寄存器(61)的值，由此实现基于错误中断处理的转移处理。在此，当检测出错误时，不进行存储错误发生时的程序计数器(21)的值的处理，不设置特定的存储寄存器以及错误处理执行后恢复到错误发生时的地址的控制电路。
-
公开(公告)号：CN101093577A
公开(公告)日：2007-12-26
申请号：CN200710091756.1
申请日：2007-04-09
Applicant: 株式会社瑞萨科技
CPC classification number: G06F9/3885 , G06F9/30014 , G06F9/30036 , G06F9/30087
Abstract: 本发明提供一种用处理器来进行图像处理的情况下的降低功率技术。为此，例如在指令的操作数中设有指定二维的源寄存器和目的寄存器的部分，具有在多个周期中使用多个源寄存器来执行运算、得到多个目的的单元。此外，在利用多个源寄存器花费多个周期来得到目的的指令中，将数据舍入运算器连接在流水线的最后一级上。通过这些结构，例如通过减少存取指令存储器的次数，来减少读出指令存储器时消耗的功率。
-
公开(公告)号：CN101339649A
公开(公告)日：2009-01-07
申请号：CN200810128113.4
申请日：2008-07-03
Applicant: 株式会社瑞萨科技
CPC classification number: G06T1/20 , G06T7/223 , G06T2207/10016 , G06T2207/20021
Abstract: 本发明提供一种运算装置和图像滤波装置，本发明的运算装置具有用于进行滤波处理的运算器(201)。对运算器(201)的数据供给在由触发器构成的内部寄存器(100)中进行。从内部寄存器(100)读出的数据向移位寄存器(200)输出，在各周期向运算器(201)供给数据。此外，具有按照移动矢量而变更滤波器的运算方向的机构，用同一指令进行水平滤波或垂直滤波，防止分支指令引起的性能下降。能高速进行滤波处理。
-
-
-
Search Results
4
records
(took 0.022 seconds)
