-
公开(公告)号：CN111180516B
公开(公告)日：2023-10-20
申请号：CN201911081130.1
申请日：2019-11-07
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/739 , H01L29/423
Abstract: 半导体装置具备：半导体基板；覆盖半导体基板的上表面的一部分的绝缘膜；隔着绝缘膜而与半导体基板的上表面对向的栅电极。在半导体基板，通过体层而向上表面延伸的漂移层隔着绝缘膜而与栅电极对向。绝缘膜从半导体基板的上表面通过栅电极与上表面电极之间延伸至栅电极的上表面，在栅电极的上表面划定开口。在通过与栅电极对向的漂移层的对向面并与该对向面垂直的直线的集合即第一区域内，在栅电极的上表面不存在绝缘膜。
-
公开(公告)号：CN114556588A
公开(公告)日：2022-05-27
申请号：CN201980101194.5
申请日：2019-10-11
Applicant: 株式会社电装
Abstract: 一种开关元件，具有沟槽型的多个栅极电极。半导体基板具有：n型的漂移区域，在各所述沟槽的底面以及侧面与栅极绝缘膜相接；p型的体区域，在所述漂移区域的上侧与所述栅极绝缘膜相接；p型的多个底部区域，配置于所述沟槽的正下方并且是从所述栅极绝缘膜离开的位置；以及p型的连接区域，将各所述底部区域与所述体区域连接。使相邻的所述底部区域之间的间隔耗尽化所需的耗尽层伸展距离的一半比使体区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离以及使底部区域与沟槽的下端之间的间隔耗尽化所需的耗尽层伸展距离长。
-
公开(公告)号：CN107919383B
公开(公告)日：2020-01-31
申请号：CN201710887817.9
申请日：2017-09-27
Abstract: 本发明提供一种开关元件，抑制在连接区域产生的电场。开关元件具备：半导体基板；沟槽，设于半导体基板的上表面；栅极绝缘层，覆盖沟槽的内表面；以及栅电极，配置于沟槽内，并且通过栅极绝缘层而与半导体基板绝缘。半导体基板具备：第一导电型的第一半导体区域，与栅极绝缘层接触；第二导电型的体区域，在第一半导体区域的下侧与栅极绝缘层接触；第一导电型的第二半导体区域，在体区域的下侧与栅极绝缘层接触；第二导电型的底部区域，在沟槽的底面与栅极绝缘层接触；以及第二导电型的连接区域，在沟槽的侧面与栅极绝缘层接触，并且将体区域与底部区域连接。连接区域的厚度比底部区域的厚度厚。
-
公开(公告)号：CN118380457A
公开(公告)日：2024-07-23
申请号：CN202410066750.2
申请日：2024-01-17
IPC: H01L29/06 , H01L29/16 , H01L29/861 , H01L21/329 , H01L29/423 , H01L29/78 , H01L27/07
Abstract: 本发明提供二极管、内置二极管的场效应晶体管及二极管的制造方法。本发明提供一种在具备由SiC构成的半导体基板的二极管中使蓄积于n型的半导体区域的空穴的量降低来抑制通电劣化的技术。在具备由SiC构成的半导体基板的二极管中，半导体基板具备：p型的第一半导体区域；漂移区域，其从下侧与第一半导体区域相接；以及n型的第二半导体区域，其从下侧与漂移区域相接。漂移区域具有使多个p型柱区域和多个n型柱区域沿横向交替地配置的构造。在漂移区域的深度方向的一部分，设有跨多个p型柱区域和多个n型柱区域分布的特定区域。在特定区域内，p型柱区域的有效p型杂质浓度比其周围低，n型柱区域的有效n型杂质浓度比其周围高。
-
公开(公告)号：CN115954360A
公开(公告)日：2023-04-11
申请号：CN202211208581.9
申请日：2022-09-30
IPC: H01L27/088 , H01L21/8232
Abstract: 本公开涉及一种半导体装置及其制造方法，在该半导体装置中，在沿深度方向上的杂质浓度的浓度分布中，在位于与栅极电极(27)的下端部相同深度处的部分和位于与栅极电极的上端部相同深度处的部分之间的位置处，基层(21)具有低浓度峰值。杂质区域(22)在第一峰值位置与第二峰值位置之间的位置处在深度方向上具有与基层的边界，在所述第一峰值位置处，在位于与下端部相同深度处的部分与低浓度峰的位置之间基层的杂质浓度最大，在所述第二峰值位置处，在低浓度峰值的位置与位于跟上端部分相同深度处的部分之间基层的杂质浓度最大。
-
Patent Agency Ranking
公开(公告)号：CN115939210A
公开(公告)日：2023-04-07
申请号：CN202211209561.3
申请日：2022-09-30
Inventor： 斋藤顺
IPC: H01L29/78
Abstract: 一种碳化硅半导体器件，其包括具有第一导电类型区(4)、栅沟槽结构、层间绝缘膜(9)、第一电极(10)和凹部(12)的半导体元件。栅沟槽结构具有栅沟槽(6)。第一电极包括金属层(10a)、阻挡金属(10b)、电极层(10c)、和突起(10bc)。突起具有分别布置在栅沟槽的两侧的第一突出部和第二突出部。电极层具有嵌入在凹部中的部分。在栅沟槽的宽度方向上第一突出部的梢端与第二突出部的梢端的距离(W1)小于电极层在所述突起下方的部分的宽度(W2)。
-
公开(公告)号：CN114762128A
公开(公告)日：2022-07-15
申请号：CN201980102398.0
申请日：2019-11-22
Applicant: 株式会社电装
Abstract: 开关元件具备设置有沟槽的半导体基板、栅极绝缘膜以及栅极电极。半导体基板具有源极区、体区、漂移区、第一电场缓和区以及连接区。漂移区在体区的下侧的沟槽的侧面及沟槽的底面与栅极绝缘膜相接。第一电场缓和区被配置于漂移区的内部，与沟槽的底面隔开间隔地被配置于沟槽的下部，沿着沟槽的底面延伸。连接区以到达第一电场缓和区的方式从体区向下侧突出，在从上方俯视时，在与沟槽交叉的方向上较长地延伸。在将连接区的介电常数设为ε(F/cm)、将连接区的临界电场强度设为Ec(V/cm)、将元电荷设为e(C)、将从上方俯视位于沟槽的下部的连接区时的p型杂质的面密度设为Q(cm‑2)时，满足Q>ε·Ec/e。
-
公开(公告)号：CN111463277A
公开(公告)日：2020-07-28
申请号：CN202010050572.6
申请日：2020-01-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/423
Abstract: 一种半导体器件包括倒置型半导体元件，该倒置型半导体元件包括：半导体衬底(1)；形成于半导体衬底上的第一导电类型层(2)；形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4)；形成于第一导电类型层上并具有线性形状部分的JFET(3)部分；形成于电场阻挡层和JFET部分上的电流分散层(5)；形成于电场阻挡层和JFET部分上的深层(7)；形成于电流分散层和深层上的基区(6)；形成于基区上的源区(8)；包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极(13)并布置成条形形状的沟槽栅极结构；层间绝缘(14)；源电极(15)；以及形成于半导体衬底的背表面侧上的漏电极(16)。
-
公开(公告)号：CN109075197A
公开(公告)日：2018-12-21
申请号：CN201680082528.5
申请日：2016-12-26
IPC: H01L29/78 , H01L29/739 , H01L29/06
Abstract: 提供了一种沟槽栅半导体开关元件。所述元件的半导体衬底包括：第二导电类型底部区，其与所述沟槽的底表面处的所述栅极绝缘层接触；以及第一导电类型第二半导体区，其从与所述体区的下表面接触的位置延伸到与所述底部区的下表面接触的位置。所述底部区包括：第一底部区，其与位于所述沟槽的纵向上的端部处的所述底表面的第一范围中的所述栅极绝缘层接触，并且从所述底表面延伸到第一位置；以及第二底部区，其与在邻近所述第一范围的第二范围中的所述栅极绝缘层接触，并且从所述底表面延伸到比所述第一位置更低的第二位置。
-
公开(公告)号：CN117855272A
公开(公告)日：2024-04-09
申请号：CN202311237295.X
申请日：2023-09-25
Inventor： 斋藤顺
IPC: H01L29/78 , H01L29/423 , H01L29/10
Abstract: 开关元件具有源极电极(48)和在设置于半导体基板(12)的多个沟槽(20)内配置的栅极电极(42)。在将各沟槽的长度方向设为第一方向且第二方向与所述第一方向交叉时，各沟槽以满足如下的条件的方式一边向第二方向位移一边沿着第一方向延伸，所述的条件是：由相邻的沟槽夹持的半导体区域即各沟槽间区域(30)具有多个窄幅部(31)和与窄幅部相比在第二方向上的宽度更宽的多个宽幅部(32)；以及在半导体基板的上表面上窄幅部与宽幅部沿着第一方向交替地配置且窄幅部与宽幅部隔着沟槽沿着第二方向交替地配置。源极区域(50)跨窄幅部和宽幅部地分布，在宽幅部内与源极电极相接。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.027 seconds)
