公开(公告)号：CN118313114A

公开(公告)日：2024-07-09

申请号：CN202410342815.1

申请日：2024-03-25

Applicant: 武汉大学 ,  中国科学院微电子研究所

Inventor： 袁超 ,  王鑫华 ,  肖兴林 ,  孟弼伟 ,  李红月 ,  刘新宇

IPC: G06F30/20 ,  G06F17/10 ,  G06F119/08 ,  G06F111/10

Abstract: 本发明公开了一种半导体异质集成界面热阻调控方法，包括：步骤1、根据漫散射失配模型建立第一材料和第二材料之间的界面热阻与声子色散的函数关系；步骤2、获取第一材料和第二材料在不同晶向下的声子色散关系，并将其输入到步骤1中的函数关系中进行迭代计算，得到第一材料和第二材料在不同晶向下两者之间的界面热阻，从而获得第一材料和第二材料之间的界面热阻与晶向的定量关系；步骤3、根据步骤2获取的定量关系以及目标界面热阻选择相应晶向的第一材料和第二材料进行异质集成。本发明通过调控集成的异质半导体材料的晶向，进而调控界面声子热输运从而实现半导体异质集成界面热阻的调控。

公开(公告)号：CN119965084A

公开(公告)日：2025-05-09

申请号：CN202311466217.7

申请日：2023-11-06

Applicant: 中国科学院微电子研究所

Inventor： 周爱玲 ,  魏珂 ,  刘新宇 ,  王鑫华 ,  张昇 ,  何晓强 ,  张睿哲 ,  王建超

IPC: H01L21/3065 ,  H10D64/27 ,  H10D30/47

Abstract: 本发明公开了一种槽形结构的刻蚀控制方法以及槽型结构，涉及半导体器件技术领域，以提供一种能够解决在利用等离子体刻蚀方法对栅槽进行刻蚀时，常规刻蚀利用固定值输入功率射频源对帽层势垒层进行刻蚀的方法在栅槽表面造成损伤，破坏界面，进而影响高频下的器件特性的技术方案。所述槽形结构的刻蚀控制方法包括以下步骤：基于待刻蚀槽形结构，设定所述半导体刻蚀设备的刻蚀功率；在所述槽形结构的刻蚀过程中，控制所述半导体刻蚀设备的刻蚀功率按照预设规律逐渐变化，以使刻蚀得到的槽型结构符合预设要求。

公开(公告)号：CN119069350A

公开(公告)日：2024-12-03

申请号：CN202411218103.5

申请日：2024-09-02

Applicant: 中国科学院微电子研究所

Inventor： 黄森 ,  刘蛟龙 ,  蒋其梦 ,  王鑫华 ,  魏珂 ,  刘新宇

IPC: H01L21/335 ,  H01L29/778

Abstract: 本公提供了一种自对准结构氮化镓p沟道增强型器件的制备方法，包括：操作S1：制备异质外延衬底，自下至上包括衬底、缓冲层、势垒层、盖帽层；操作S2：在盖帽层表面制备硬掩模层；操作S3：保留器件中间区域的硬掩膜层以暴露盖帽层，或对器件两侧的异质外延结构进行不同深度的刻蚀以至于暴露缓冲层；操作S4：在暴露的盖帽层或缓冲层上再生长重掺杂的p型材料层得到源漏区域，并去除中间区域的硬掩膜层得到凹槽状的栅极区域；操作S5：在p型材料层上制备欧姆接触电极得到源极和漏极；操作S6：在凹槽状的栅极区域表面沉积栅介质层，并生长金属得到栅极，完成自对准结构氮化镓p沟道增强型器件的制备。同时还提供了通过上述制备方法制备得到的自对准结构氮化镓p沟道增强型器件。

公开(公告)号：CN108962976B

公开(公告)日：2024-10-11

申请号：CN201810706771.0

申请日：2018-06-29

Applicant: 捷捷半导体有限公司 ,  中国科学院微电子研究所

Inventor： 刘新宇 ,  王成森 ,  王鑫华 ,  王泽卫 ,  黄森 ,  康玄武 ,  魏珂 ,  黄健

IPC: H01L29/06 ,  H01L29/417 ,  H01L29/861 ,  H01L29/872 ,  H01L21/329 ,  H01L21/28 ,  B82Y40/00

Abstract: 本公开提供了一种基于纳米沟道阵列的薄势垒GaN SBD器件及其制备方法；所述基于纳米沟道阵列的薄势垒GaN SBD器件，包括：衬底；形成于所述衬底上的薄势垒Al(In，Ga)N/GaN异质结构；形成于所述薄势垒Al(In，Ga)N/GaN异质结构非阳极区域上的SiNx电荷恢复层；形成于所述薄势垒Al(In，Ga)N/GaN异质结构阳极区域上的纳米沟道阵列结构；以及形成于所述SiNx电荷恢复层通孔中的阴极金属和形成于所述纳米沟道阵列结构上的阳极金属。本公开GaN SBD器件及其制备方法能够获得低开启电压、高正向电流密度和低反向漏电。

公开(公告)号：CN118584277A

公开(公告)日：2024-09-03

申请号：CN202310217107.0

申请日：2023-03-02

Applicant: 中国科学院微电子研究所

Inventor： 蒋其梦 ,  黄怡菲 ,  黄森 ,  王鑫华 ,  刘新宇

IPC: G01R31/26

Abstract: 本发明提供一种氮化镓功率器件动态特性测试方法，方法包括：氮化镓器件在直流应力模式、连续硬开关应力模式和关断恢复模式中的一个模式的工作过程中或者两个以上模式的联动工作过程中，对氮化镓器件的电流和电压进行采集；其中，直流应力模式包括对氮化镓器件施加直流的第一电压，并依据第一预定时间对氮化镓器件栅极施加单个脉冲；连续硬开关应力模式包括对氮化镓器件施加直流的第一电压，并对氮化镓器件栅极施加连续的多个脉冲；关断恢复模式包括将氮化镓器件关断，依据第二预定时间对氮化镓器件施加直流的第二电压并对氮化镓器件施加单个脉冲。本发明能够通过多种工作模式的测试，确定连续硬开关应力和关断应力对氮化镓器件的动态特性的贡献度。

公开(公告)号：CN116779428A

公开(公告)日：2023-09-19

申请号：CN202210228762.1

申请日：2022-03-09

Applicant: 中国科学院微电子研究所

Inventor： 王鑫华 ,  刘新宇 ,  母凤文 ,  魏珂 ,  黄森 ,  项金娟 ,  殷海波 ,  高润华

IPC: H01L21/18

Abstract: 本发明提供一种晶圆异质融合方法，涉及半导体材料与器件制备技术领域。该方法包括以下步骤：将两片晶圆装入载片腔，对载片腔进行抽真空；通过真空传输腔，将晶圆传送至表面光滑化腔，对晶圆依次进行表面离子束清洗和表面光滑化处理；通过真空传输腔，将晶圆传送至键合腔，对晶圆进行离子束表面活化，同步采用复合元素补偿表面键态，在两片晶圆的表面相对位置各自形成过渡层；将两片晶圆各自的过渡层对准，在预设条件下对两片晶圆进行键合；通过真空传输腔，将键合后的晶圆传送至载片腔。本发明将表面离子束清洗、表面光滑化、无氧真空环境样品传输、附加元素离子结合的氩离子束表面活化及晶圆键合技术集成，实现常温晶圆高质量异质融合。

公开(公告)号：CN109888012B

公开(公告)日：2022-08-30

申请号：CN201910195984.6

申请日：2019-03-14

Applicant: 中国科学院微电子研究所

Inventor： 王元琨 ,  黄森 ,  王鑫华 ,  殷海波 ,  魏珂 ,  刘新宇

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 一种GaN基超结型垂直功率晶体管及其制作方法，该晶体管包括：N‑‑GaN层；P‑GaN层，作为电流阻挡层，形成于N‑GaN层之上，该P‑GaN层中具有栅极区域开窗；薄势垒Al(In，Ga)N/GaN异质结构，共形制作于电流阻挡层之上并填充栅极区域开窗的底部和侧壁；其中，该N‑GaN层中具有刻蚀槽，该刻蚀槽中完全填充或部分填充有第二P型GaN层，在第二P型GaN层的下方形成有N+‑GaN层，该N+‑GaN层与第二P型GaN层及N‑GaN层均直接接触，形成一超结复合结构。通过设置超结复合结构，实现了超结空间电荷区的扩展，增加了器件承受高电场的区域，有效缓和了器件的峰值击穿电场，从而提高了器件的击穿电压，同时利用薄势垒异质结构实现无刻蚀的增强型栅结构，具有高耐压和大功率的特点，推进了器件的应用。

公开(公告)号：CN114628513B

公开(公告)日：2022-08-26

申请号：CN202111301490.5

申请日：2021-11-04

Applicant: 中国科学院微电子研究所

Inventor： 王鑫华 ,  刘新宇 ,  黄森 ,  魏珂 ,  蒋其梦 ,  殷海波 ,  樊捷 ,  邓可心 ,  景冠军

IPC: H01L29/778 ,  H01L21/335

Abstract: 本发明涉及一种基于介质图形化技术的氮化镓器件及其制备方法，属于氮化镓半导体领域，解决现有氮化镓器件制备复杂、成本高问题。氮化镓器件包括：基质层、(Al,In)GaN/GaN异质结沟外延材料层、源电极、漏电极和栅电极，(Al,In)GaN/GaN异质结沟外延材料层覆盖在基质层上面，源电极和漏电极分别设置在(Al,In)GaN/GaN异质结沟外延材料层两端，栅电极设置在源电极和漏电极之间，源电极和栅电极之间的(Al,In)GaN/GaN异质结沟外延材料层表面设置有LPCVD‑氮化硅材料层，漏电极和栅电极之间的至少部分(Al,In)GaN/GaN异质结沟外延材料层表面设置有非LPCVD工艺生长的钝化层。该氮化镓器件制备简单，能提升氮化镓电子器件在大信号和大功率工作状态下线性度。

公开(公告)号：CN111509036A

公开(公告)日：2020-08-07

申请号：CN202010369832.6

申请日：2020-04-30

Applicant: 中国科学院微电子研究所

Inventor： 王鑫华 ,  刘新宇 ,  黄森 ,  蒋浩杰 ,  魏珂 ,  殷海波 ,  樊捷

IPC: H01L29/06 ,  H01L29/51 ,  H01L21/336

Abstract: 本发明涉及一种匹配氮化镓材料的低界面态复合介质结构及制备方法，属于半导体技术领域，用于解决现有技术中介质与(Al,In)GaN材料之间居高不下的界面态问题。本发明低界面态复合介质结构，包括：(Al,In)GaN基板、Si2N2O层和位于(Al,In)GaN基板与Si2N2O层之间的Ga2O3层；(Al,In)GaN为GaN、Al1-mGamN、In1-mGamN或AlnIn1-m-nGamN，0＜m≤1，0≤n＜1。本发明有效降低界面态密度，有利于解决长期困扰III族氮化物(III-N)体系的界面态问题，推动III-N电子器件的规模化和实用化。

公开(公告)号：CN111312815A

公开(公告)日：2020-06-19

申请号：CN202010127104.4

申请日：2020-02-28

Applicant: 中国科学院微电子研究所

Inventor： 赵瑞 ,  黄森 ,  毕岚 ,  王鑫华 ,  魏珂 ,  刘新宇

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

Abstract: 本发明公开了一种GaN基功率晶体管结构及其制备方法，该GaN基功率晶体管结构包括：源极结构、叠层结构、漏极结构和栅极结构，源极结构设置在叠层结构的第一端，漏极结构相对源极结构设置在叠层结构的第二端；栅极结构设置在叠层结构上，栅极结构设置在第一端和第二端之间；其中，叠层结构包括：自下而上依次叠层的下势垒层、沟道层、上势垒层和钝化层。该GaN基功率晶体管结构将器件的反向导通压降稳定于约0V，使得器件在正向导通特性不受影响的情况下具有续流能力，推动了GaN基功率晶体管在高频功率电子系统中的应用。