-
公开(公告)号：CN106803519A
公开(公告)日：2017-06-06
申请号：CN201710157319.9
申请日：2017-03-16
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7802 , H01L29/0603 , H01L29/0619 , H01L29/0684 , H01L29/66712 , H01L29/7811
Abstract: 本发明涉及一种VDMOS器件截止环结构，它包括作为衬底的高阻掺杂区；在高阻掺杂区上形成有Field氧化层；在Field氧化层上刻蚀形成AA窗口；在AA窗口区域内的高阻掺杂区上形成Gate氧化层；在Gate氧化层上覆盖有GatePoly层，GatePoly层的左侧延伸到AA窗口左侧Field氧化层上，GatePoly层的右侧只覆盖AA窗口一部分；AA窗口未覆盖Poly的区域形成与高阻掺杂区相反掺杂类型的Body掺杂区；在Body掺杂区上形成与其相反掺杂类型的Source掺杂区；在Field氧化层及Poly表面上覆盖有BPSG+USG；在GatePoly层及Source掺杂区上刻蚀氧化层形成Cont孔；在Cont孔上覆盖Metal层，并且Metal层左侧延伸到Field氧化层上。本发明的截止环结构不需要任何额外的工艺流程，避免了常规截止环结构需要增加一次光刻工艺才能实现的弊端。
-
公开(公告)号：CN111415985B
公开(公告)日：2020-11-10
申请号：CN202010149210.2
申请日：2020-03-06
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/73 , H01L21/331
Abstract: 一种PNP型低BVEBO达林顿三极管器件结构及制造方法，包括重型掺硼掺杂衬底上外延一层轻掺厚外延层，在轻掺厚外延层上形成两个圆柱形N型基区有源区分别作为T1和T2管的基区，在两个基区有源区的顶部分别采用相同的窗口再次进行N型重掺杂，且进行氧化扩散以形成N+型区域和隔离氧化层，在N+型区域内形成重掺的P型发射区，在划片区域内和T1管、T2管间隔区域内形成保护环，且在表面LPCVD的方法淀积一层二氧化硅作为铝下隔离介质和保护层，在N+型区域和P型发射区内部开出接触孔，在接触孔的上部淀积一层金属作为连接层，连接层将T1管与T2管串联起来，在连接层上部采用聚酰亚胺光刻胶形成保护层，且留有锯片和封装球焊用的PAD区。
-
公开(公告)号：CN104051254A
公开(公告)日：2014-09-17
申请号：CN201410258844.6
申请日：2014-06-12
Applicant: 江阴新顺微电子有限公司
IPC: H01L21/306
CPC classification number: H01L21/02016 , H01L21/02019 , H01L21/02057
Abstract: 本发明涉及一种半导体芯片背面硅腐蚀的工艺方法，所述工艺方法包括以下步骤步骤一、半导体芯片提取；步骤二、半导体芯片的背面腐蚀；步骤三、半导体芯片去离子水清洗；步骤四、半导体芯片浸泡到双氧水和氟化铵溶液的混合水溶液；步骤五、半导体芯片去离子水清洗甩干。本发明既能保证芯片背面腐蚀质量，背面蒸发后无色差的工艺要求，操作简单，不需要增加价格昂贵的全自动设备。
-
公开(公告)号：CN110010677A
公开(公告)日：2019-07-12
申请号：CN201910337740.7
申请日：2019-04-25
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/735 , H01L29/06 , H01L23/552 , H01L21/331
Abstract: 本发明涉及一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法，属于集成电路或分立器件制造技术领域。包括N+重掺杂衬底，N+重掺杂衬底上设有高阻层；高阻层上设有P-型终端结构，P-型终端结构内设有基区有源区，基区有源区内部设有N+型发射极，高阻层上还设有N+型，N+型、基区有源区和P-型终端结构上分别设有第一屏蔽层，第一屏蔽层上开设N+型引线孔、基区有源区引线孔和P-型终端结构引线孔，基区有源区引线孔和P-型终端结构引线孔上分别设有连接层，N+型引线孔上设有第二屏蔽层，连接层与第二屏蔽层上设有保护层，保护层上设有PAD区。本申请保证在超结温下结终端三极管的击穿不发生退化，提高了芯片的可靠性和合封器件的安全性。
-
公开(公告)号：CN111415985A
公开(公告)日：2020-07-14
申请号：CN202010149210.2
申请日：2020-03-06
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/73 , H01L21/331
Abstract: 一种PNP型低BVEBO达林顿三极管器件结构及制造方法，包括重型掺硼掺杂衬底上外延一层轻掺厚外延层，在轻掺厚外延层上形成两个圆柱形N型基区有源区分别作为T1和T2管的基区，在两个基区有源区的顶部分别采用相同的窗口再次进行N型重掺杂，且进行氧化扩散以形成N+型区域和隔离氧化层，在N+型区域内形成重掺的P型发射区，在划片区域内和T1管、T2管间隔区域内形成保护环，且在表面LPCVD的方法淀积一层二氧化硅作为铝下隔离介质和保护层，在N+型区域和P型发射区内部开出接触孔，在接触孔的上部淀积一层金属作为连接层，连接层将T1管与T2管串联起来，在连接层上部采用聚酰亚胺光刻胶形成保护层，且留有锯片和封装球焊用的PAD区。
-
Patent Agency Ranking
公开(公告)号：CN103811491B
公开(公告)日：2016-04-27
申请号：CN201410064490.1
申请日：2014-02-26
Applicant: 江阴新顺微电子有限公司
IPC: H01L27/06 , H01L21/8222 , G05F1/56
Abstract: 本发明涉及一种可调恒流源集成芯片及制造方法，它包括作为N-掺杂区的单晶硅N-型抛光片，在所述N-掺杂区的背面设置有N+重掺杂区，在所述N-掺杂区的正面设置有三极管Q2、恒流二极管CRD、三极管Q1和电阻R，所述电阻R的N+掺杂区的一端与三极管Q2的N+掺杂区相连，同时作为恒流源集成芯片的阴极，另一端分别与三极管Q1的N+掺杂区、三极管Q2的P掺杂区相连；所述三极管Q1的P掺杂区分别与恒流二极管CRD的P掺杂区、三极管Q2的P掺杂区、三极管Q2的N掺杂区相连；所述恒流二极管CRD的N掺杂区分别与恒流二极管CRD的P掺杂区、第二N+掺杂区相连；所述N+重掺杂区作为恒流源集成芯片的阳极。
-
公开(公告)号：CN206610814U
公开(公告)日：2017-11-03
申请号：CN201720257293.0
申请日：2017-03-16
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本实用新型涉及一种VDMOS器件截止环结构，它包括作为衬底的高阻掺杂区；在高阻掺杂区上形成有Field氧化层；在Field氧化层上刻蚀形成AA窗口；在AA窗口区域内的高阻掺杂区上形成Gate氧化层；在Gate氧化层上覆盖有GatePoly层，GatePoly层的左侧延伸到AA窗口左侧Field氧化层上，GatePoly层的右侧只覆盖AA窗口一部分；AA窗口未覆盖Poly的区域形成与高阻掺杂区相反掺杂类型的Body掺杂区；在Body掺杂区上形成与其相反掺杂类型的Source掺杂区；在Field氧化层及Poly表面上覆盖有BPSG+USG；在GatePoly层及Source掺杂区上刻蚀氧化层形成Cont孔；在Cont孔上覆盖Metal层，并且Metal层左侧延伸到Field氧化层上。本实用新型的截止环结构不需要任何额外的工艺流程，避免了常规截止环结构需要增加一次光刻工艺才能实现的弊端。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN203240592U
公开(公告)日：2013-10-16
申请号：CN201320209908.4
申请日：2013-04-24
Applicant: 江阴新顺微电子有限公司
IPC: F23G7/06
Abstract: 本实用新型涉及一种纯氢气工艺设备的安全连锁装置，包括废氢燃烧装置（1）和排风异常控制系统（2），所述废氢燃烧装置的排风口（3）与一排风风机（4）的入口相连，其特征在于在所述排风口与排风风机的管路上设置有风压表（5），所述风压表与排风异常控制系统相连，在所述排风异常控制系统上分别设置有氢气气动阀门（6）和声光报警器（7），所述氢气气动阀门的出口与废氢燃烧装置的入口相连，在所述氢气气动阀门的出口与废氢燃烧装置的入口之间设置有氢气MFM装置（8）和氢气MFC装置（9）。本实用新型一种纯氢气工艺设备的安全连锁装置，提高使用纯氢气工艺设备的安全可靠性。
-
公开(公告)号：CN209658182U
公开(公告)日：2019-11-19
申请号：CN201920574167.7
申请日：2019-04-25
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/735 , H01L29/06 , H01L23/552 , H01L21/331
Abstract: 本实用新型涉及一种改善结终端延伸结构三极管可靠性的器件结构及其制造方法，属于集成电路或分立器件制造技术领域。包括N+重掺杂衬底，N+重掺杂衬底上设有高阻层；高阻层上设有P-型终端结构，P-型终端结构内设有基区有源区，基区有源区内部设有N+型发射极，高阻层上还设有N+型，N+型、基区有源区和P-型终端结构上分别设有第一屏蔽层，第一屏蔽层上开设N+型引线孔、基区有源区引线孔和P-型终端结构引线孔，基区有源区引线孔和P-型终端结构引线孔上分别设有连接层，N+型引线孔上设有第二屏蔽层，连接层与第二屏蔽层上设有保护层，保护层上设有PAD区。本申请保证在超结温下结终端三极管的击穿不发生退化，提高了芯片的可靠性和合封器件的安全性。(ESM)同样的发明创造已同日申请发明专利
-
公开(公告)号：CN205645821U
公开(公告)日：2016-10-12
申请号：CN201620322189.0
申请日：2016-04-18
Applicant: 江阴新顺微电子有限公司
IPC: H01L29/06
Abstract: 本实用新型涉及一种复合型结终端结构，包括场限环P+掺杂区（1）、有源区主结P+掺杂区（2）、截止环N+掺杂区（3）以及复合型结终端P‑掺杂区（4），上述掺杂区均在硅材料衬底（6）的外延层或者高阻层N‑区（5）内，场限环P+掺杂区（1）位于有源区主结P+掺杂区（2）外侧，两区保持一定的距离，复合型结终端P‑掺杂区（4）位于场限环P+掺杂区（1）的外围，且两者紧密相连，复合型结终端P‑掺杂区（4）的结深小于有源区主结P+掺杂区（2）的结深，截止环N+掺杂区（3）位于芯片最外围，与复合型结终端P‑掺杂区（4）保持一定的距离。本实用新型保证场限环P+掺杂区起到一定的分压作用，减缓场限环电场强度，以提高反向击穿电压典型值。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.038 seconds)
