-
公开(公告)号：CN117040535A
公开(公告)日：2023-11-10
申请号：CN202311301564.4
申请日：2023-10-10
Applicant: 浙江大学
Abstract: 本发明提供一种相位指示电路、转换器芯片及多芯片同步系统，相位指示电路包括延时线模块、并联采样模块、相位指示模块及寄存器模块；延时线模块接收同步信号，用于对同步信号进行2M级延时并生成2M个延时信号，M为大于1的整数；并联采样模块与延时线模块相连，以参考时钟作为采样时钟，对2M个延时信号进行同步采样并生成2M个采样信号；相位指示模块与并联采样模块相连，以参考时钟作为工作时钟，根据2M个采样信号的值来指示同步信号相对于参考时钟的相位偏差，并在相位偏差小于预设偏差时生成同步时钟；寄存器模块与相位指示模块相连，用于对2M个采样信号进行存储。通过本发明解决了现有技术无法对同步信号进行相位偏差指示的问题。
-
公开(公告)号：CN111599857B
公开(公告)日：2021-01-05
申请号：CN202010475767.5
申请日：2020-05-29
Applicant: 浙江大学
IPC: H01L29/10 , H01L29/20 , H01L29/24 , H01L29/778 , H01L29/78 , H01L21/335 , H01L21/336
Abstract: 本发明提供一种二维材料器件与GaN器件异质集成结构及制备方法，在同一蓝宝石衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，解决二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；本发明可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。
-
公开(公告)号：CN111934688A
公开(公告)日：2020-11-13
申请号：CN202010998421.3
申请日：2020-09-22
Applicant: 浙江大学
IPC: H03M1/46
Abstract: 本发明提供一种逐次逼近型模数转换器及方法，包括：数模转换模块，具有K位低位电容阵列及（M-K）位高位电容阵列；比较模块，比较数模转换模块输出的差分信号，并得到比较结果；逐次逼近控制逻辑模块，基于比较结果产生M位原始码并控制数模转换模块中各开关的导通和关断；数字冗余纠错模块，对M位原始码进行冗余纠错得到N位二进制码。本发明对输入电压进行采样保持；将采样到的信号进行比较，根据比较结果进行电荷重新分配，完成M次比较后，得到M位原始码；对原始码进行数字冗余纠错以得到N位二进制码。本发明在小芯片面积情况下具备高精度带量化误差修正的能力，电荷交换和电压建立速度快，在低功耗条件下提高模数转换速度。
-
公开(公告)号：CN111599857A
公开(公告)日：2020-08-28
申请号：CN202010475767.5
申请日：2020-05-29
Applicant: 浙江大学
IPC: H01L29/10 , H01L29/20 , H01L29/24 , H01L29/778 , H01L29/78 , H01L21/335 , H01L21/336
Abstract: 本发明提供一种二维材料器件与GaN器件异质集成结构及制备方法，在同一蓝宝石衬底上异质集成二维材料器件与GaN器件，并通过二维材料器件控制GaN器件的开、关，提高整体异质集成结构的性能，发挥GaN器件优势；通过互连电极，实现电连接，降低寄生效应；在二维材料器件中，以二维材料层作为沟道，石墨烯层作为欧姆接触，解决二维材料器件欧姆接触不良的问题；通过T型栅极作为掩膜版并进行自对准工艺，形成第二源极及第二漏极，缩短了T型栅极与源极及漏极的距离，降低了二维材料器件的接入电阻，提高了二维材料器件的性能；本发明可充分发挥GaN器件的优势，并提高整个异质集成结构的性能。
-
公开(公告)号：CN111584347A
公开(公告)日：2020-08-25
申请号：CN202010477741.4
申请日：2020-05-29
Applicant: 浙江大学
IPC: H01L21/02
Abstract: 本发明的GaN-Si异质外延结构及制备方法，在Si基底中形成凹槽，并在凹槽底部形成局部SOI衬底，从而通过局部SOI衬底可吸收GaN层外延过程中产生的应力，降低AlxGa1-xN过渡层的厚度，减少生长工艺时间，降低工艺成本，且提高导热性能，同时局部SOI埋氧层，可提高GaN器件的击穿电压，且可减少RF应用时的损耗及串扰；通过覆盖凹槽侧壁的绝缘侧墙，可有效隔离外延生长的GaN层，降低工艺难度；在Si基底的凹槽中，进行区域选择性外延生长GaN层，可降低工艺难度；从而本发明可在大尺寸的Si基底上异质外延均匀的、高质量的GaN层。
-
Patent Agency Ranking
公开(公告)号：CN102025540A
公开(公告)日：2011-04-20
申请号：CN201010576589.1
申请日：2010-12-07
Applicant: 浙江大学
Abstract: 本发明提供了一种EPON网元设备的拓扑结构及配置方法，它雇佣三个OLT共同管理整个系统，协同工作，形成稳定的三角支撑，同时，每个OLT以及ONU都有两条光纤链路，互为主备，方便切换，这种保护拓扑架构不仅可以对EPON拓扑中的各个点进行保护，同时还可以借助网管以图形化的形式查出设备故障出现的点，便于问题的定位，分析，以及维护，实际操作表明，该方案可提供至少五个失误，即ONU中光路故障、分支段光纤故障、主干道光纤故障、OLT中光路故障，以及OLT完全故障等。
-
公开(公告)号：CN117040535B
公开(公告)日：2023-12-22
申请号：CN202311301564.4
申请日：2023-10-10
Applicant: 浙江大学
Abstract: 本发明提供一种相位指示电路、转换器芯片及多芯片同步系统，相位指示电路包括延时线模块、并联采样模块、相位指示模块及寄存器模块；延时线模块接收同步信号，用于对同步信号进行2M级延时并生成2M个延时信号，M为大于1的整数；并联采样模块与延时线模块相连，以参考时钟作为采样时钟，对2M个延时信号进行同步采样并生成2M个采样信号；相位指示模块与并联采样模块相连，以参考时钟作为工作时钟，根据2M个采样信号的值来指示同步信号相对于参考时钟的相位偏差，并在相位偏差小于预设偏差时生成同步时钟；寄存器模块与相位指示模块相连，用于对2M个采样信号进行存储。通过本发明解决了现有技术无法对同步信号进行相位偏差指示的问题。
-
公开(公告)号：CN117040494A
公开(公告)日：2023-11-10
申请号：CN202311289880.4
申请日：2023-10-08
Applicant: 浙江大学
Abstract: 本发明提供一种参考时钟校准电路、校准方法及参考时钟倍频器，包括：调节模块用于对接入的参考时钟信号的占空比进行调节；检测模块对完成调节的参考时钟信号进行模式转换、提供失调配置，并对完成模式转换的参考时钟信号进行多次比较；校准模块基于多次比较的结果执行算法操作以确定占空比的调节方向与失调配置的调节方向。通过对参考时钟信号的模式转换，将自身失调误差与占空比误差结合起来进行校准，使参考时钟信号的误差下降到占空比调整步进精度以下或失调调整步进精度以下，减少了带内杂散，提高了倍频器输出信号的频率稳定性。结构简单，操作简便，具有广泛的适用性。
-
-
公开(公告)号：CN116050319A
公开(公告)日：2023-05-02
申请号：CN202310003936.9
申请日：2023-01-03
Applicant: 浙江大学
IPC: G06F30/33
Abstract: 本发明公开了一种数字滤波器验证平台和运行方法，其中方法包括验证环境组件，验证环境组件包括参考模型；参考模型的可配置参数组包括抽取/内插功能选择用于确定参考模型所实现滤波器类型为抽取滤波器还是内插滤波器，滤波器系数组采用二维队列形式进行存储，滤波器抽取/内插倍数用于计算滤波器组中每级滤波器的数据使能；参考模型用SystemVerilog语言实现，采用独立的任务或函数对滤波器组中每级滤波器中的各功能点进行单独分离设计，且采用了SystemVerilog语言中的回调函数的特性来支持各功能点的复用。本发明在进行参数配置之后可自动运行并给出结果判断，实现参考模型和待测滤波器组件同时仿真，无需验证人员介入，节约了验证时间，大幅提高了验证效率。
-
-
-
-
-
-
-
-
-
Search Results
43
records
(took 0.028 seconds)
