公开(公告)号：CN107546268B

公开(公告)日：2021-06-15

申请号：CN201611077777.3

申请日：2016-11-30

Applicant: 现代自动车株式会社 ,  现代摩比斯株式会社

Inventor： 千大焕 ,  郑永均 ,  李钟锡 ,  金英俊 ,  金台曅 ,  禹赫

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本发明提供一种半导体器件，包括：n‑型层，其设置在n+型碳化硅衬底的第一表面上；第一沟槽，其在n‑型层中形成；p型区域，其设置在第一沟槽的两个侧表面上；n+型区域，其设置在第一沟槽的两个侧表面上，并且设置在n‑型层和p型区域上；栅极绝缘层，其设置在第一沟槽内侧；栅电极，其设置在栅极绝缘层上；氧化物层，其设置在栅电极上；源电极，其设置在氧化物层和n+区域上；以及漏电极，其设置在n+型碳化硅衬底的第二表面上，其中作为累积层沟道的第一沟道和作为反型层沟道的第二沟道设置在第一沟槽的两个侧表面中，并且第一沟道和第二沟道被设置成在n+型碳化硅衬底的第一表面的水平方向上相邻。

公开(公告)号：CN104752522B

公开(公告)日：2019-04-09

申请号：CN201410484433.9

申请日：2014-09-19

Applicant: 现代自动车株式会社

Inventor： 千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙 ,  郑永均

IPC: H01L29/872 ,  H01L29/06 ,  H01L21/329

Abstract: 本发明涉及一种肖特基势垒二极管及其制造方法，该肖特基势垒二极管包括：n‑型外延层，布置在n+型碳化硅基板的第一表面上；第一p+区，布置在n‑型外延层上；n型外延层，布置在n‑型外延层和第一p+区上；第二p+区，布置在n型外延层上，并且与第一p+区相接触；肖特基电极，布置在n型外延层和第二p+区上；以及欧姆电极，布置在n+碳化硅基板的第二表面上，其中第一p+区具有栅格形状，其包括多个垂直部以及将各个垂直部的两端彼此连接的水平部，垂直部包括多个具有类六边形的第一部、多个连接各个第一部的第二部、以及多个连接第一部和水平部的第三部，并且第二部和第三部被定形为类杆状。

公开(公告)号：CN108010957A

公开(公告)日：2018-05-08

申请号：CN201710102089.6

申请日：2017-02-24

Applicant: 现代自动车株式会社

Inventor： 周洛龙 ,  郑永均 ,  朴正熙 ,  李钟锡 ,  千大焕

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明的示例性实施例的半导体器件包括：电流施加区；和布置在电流施加区的端部的端接区。所述端接区包括：布置在n+型碳化硅衬底的第一表面上的n-型层；布置在n-型层中的p型端接结构；和布置在p型端接结构上，以致与p型端接结构重叠的下栅极流道。

公开(公告)号：CN104752506A

公开(公告)日：2015-07-01

申请号：CN201410482926.9

申请日：2014-09-19

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  千大焕 ,  洪坰国 ,  朴正熙 ,  郑永均

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/1045 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/51 ,  H01L29/512 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/78 ,  H01L29/1033 ,  H01L29/66477

Abstract: 本发明涉及一种半导体器件，其包括：布置在n+型碳化硅衬底的第一表面上的第一n-型外延层；布置在第一n-型外延层上的p型外延层；布置在p型外延层上的第二n-型外延层；布置在第二n-型外延层上的n+区；穿过第二n-型外延层、p型外延层和n+区并被布置第一n-型外延层上的沟槽；布置在p型外延层上并与该沟槽隔开的p+区；以及位于该沟槽中的栅绝缘层，其中所述沟道被布置在沟槽两侧的第二n-型外延层以及沟槽两侧的p型外延层中。

公开(公告)号：CN104465339A

公开(公告)日：2015-03-25

申请号：CN201310757104.2

申请日：2013-12-27

Applicant: 现代自动车株式会社

Inventor： 郑永均 ,  千大焕 ,  洪坰国 ,  李钟锡 ,  朴正熙

IPC: H01L21/04

CPC classification number: H01L29/66666 ,  H01L21/02104 ,  H01L21/0475 ,  H01L29/1608 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813

Abstract: 本发明提供一种半导体器件的制造方法，包括：在n+型碳化硅衬底的第一表面上顺序地形成n-型外延层、p-型外延层、以及n+区域；在n+区域形成缓冲层；在缓冲层的一部分上形成光敏薄膜图案；利用光敏薄膜图案作为掩模对缓冲层蚀刻以形成缓冲层图案，缓冲层图案布置在光敏薄膜图案下方并露出n+区域的一部分；在n+区域的露出部分和光敏薄膜图案上顺序地形成第一金属层和第二金属层；去除缓冲层图案、光敏薄膜图案、第一金属层的第二部分、以及第二金属层的第二部分；利用第一金属层的第一部分和第二金属层的第一部分作为掩模对n+区域的露出部分蚀刻以形成沟槽，其中沟槽穿过n+区域和p-型外延层，形成在n-型外延层上。

公开(公告)号：CN103681883A

公开(公告)日：2014-03-26

申请号：CN201210570518.X

申请日：2012-12-25

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  洪坰国

IPC: H01L29/872 ,  H01L21/329

CPC classification number: H01L29/1608 ,  H01L29/0623 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/872

Abstract: 本发明涉及肖特基垫垒二极管及其制造方法。一种肖特基势垒二极管，可以包括配置在n+型碳化硅衬底的第一表面上的第一n-型外延层，配置在第一n-型外延层中的第一p+区，配置在第一n-型外延层和第一p+区上的第二n型外延层，配置在第二n型外延层中的第二p+区，配置在第二n型外延层和第二p+区上的肖特基电极，以及配置在n+型碳化硅衬底的第二表面上的欧姆电极，其中第一p+区和第二p+区可以彼此接触。

公开(公告)号：CN103137661A

公开(公告)日：2013-06-05

申请号：CN201210120057.6

申请日：2012-03-12

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  洪坰国

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/0657 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/42368 ,  H01L29/66068 ,  H01L29/7825

Abstract: 本发明公开的是配置为将集中到栅氧化膜的电场减小并将在器件进行向前动作时所产生的导通电阻降低的LDMOS器件及其制造方法。更具体地，当将n-漂移区形成在P-型基底上时，通过外延工艺将p-基体形成在n-漂移区上，然后将该p-基体区域部分蚀刻，以形成为多个p-外延层，使得当器件执行用于阻断反向电压的动作时，在包括n-漂移区与p-基体之间的接合面的p-外延层与n-漂移区的接合面之间形成耗尽层。

公开(公告)号：CN113964175A

公开(公告)日：2022-01-21

申请号：CN202011381280.7

申请日：2020-12-01

Applicant: 现代自动车株式会社 ,  起亚自动车株式会社

Inventor： 李钟锡

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/786

Abstract: 提供了一种半导体器件。所述半导体器件可以包括：衬底；设置在衬底上的n‑型外延层；位于n‑型外延层上并彼此间隔有沟道的p型区域和位于p型区域内的n+型区域；其中所述沟道包括：沟槽区域，其中p型区域被部分蚀刻，而使n+型区域彼此面对；和平面区域，其中p型区域没有被蚀刻而彼此面对。

公开(公告)号：CN103904117B

公开(公告)日：2018-05-08

申请号：CN201310756195.8

申请日：2013-12-13

Applicant: 现代自动车株式会社

Inventor： 李钟锡 ,  洪坰国 ,  千大焕 ,  郑永均

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/04

CPC classification number: H01L29/1608 ,  H01L21/0455 ,  H01L29/0623 ,  H01L29/41766 ,  H01L29/66068 ,  H01L29/7813

Abstract: 本发明提供一种半导体器件及其制造方法。根据本发明的半导体器件包括：n+型碳化硅衬底；设置在该n+型碳化硅衬底的第一表面上的第一p型柱状区和n‑型外延层；依次设置在n‑型外延层上的p型外延层和n+区；贯穿n+区和p型外延层且设置在n‑型外延层上的沟槽；设置在该沟槽内的栅极绝缘膜；设置在该栅极绝缘膜上的栅极；设置在该栅极上的氧化膜；设置在该p型外延层、n+区和氧化膜上的源极；以及位于n+型碳化硅衬底的第二表面上的漏极，其中第一p型柱状区设置在n‑型外延层内，并且第一P型柱状区设置在沟槽的下方且与沟槽间隔开。

公开(公告)号：CN104733528A

公开(公告)日：2015-06-24

申请号：CN201410346404.6

申请日：2014-07-21

Applicant: 现代自动车株式会社

Inventor： 洪坰国 ,  千大焕 ,  李钟锡 ,  郑永均 ,  姜修槟

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7827 ,  H01L21/02565 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/22 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813

Abstract: 本申请公开了一种半导体器件及其制造方法。该器件可以包括：n-型外延层，该n-型外延层设置在n+型碳化硅衬底的第一表面上；p型外延层，该p型外延层设置在n-型外延层上；n+区域，该n+区域设置在p型外延层上；沟槽，该沟槽通过p型外延层和n+区域并且设置在n-型外延层上；p+区域，该p+区域设置在n-型外延层上并且与沟槽隔开；栅极绝缘层，该栅极绝缘层定位在沟槽中；栅电极，该栅电极定位在栅极绝缘层上；氧化层，该氧化层定位在栅电极上；源电极，该源电极定位在n+区域、氧化层和p+区域上；以及漏电极，该漏电极定位在n+型碳化硅衬底的第二表面上，其中沟道定位在沟槽的两侧上。