-
公开(公告)号:CN112398189A
公开(公告)日:2021-02-23
申请号:CN202010658218.1
申请日:2020-07-09
Applicant: 矢崎总业株式会社
Abstract: 本发明提供一种能够使电源适当地冗余化的电源装置。电源装置(1)包括主电源(10)、副电源(20)、主电源供给路径(40)、副电源供给路径(50)、电源切换开关(60)和负载切换开关组(70)。主电源供给路径(40)与主电源(10)连接。副电源供给路径(50)是与主电源供给路径(40)不同的电源供给路径,且与副电源(20)连接。负载切换开关组(70)设置在主电源供给路径(40)及副电源供给路径(50)与负载部(2)之间,根据电源切换开关(60)的切换来切换为主电源供给路径(40)和副电源供给路径(50)中的任一者与负载部连接,且主电源供给路径(40)和副电源供给路径中的另一者与负载部断开。
-
公开(公告)号:CN101461062A
公开(公告)日:2009-06-17
申请号:CN200780020846.X
申请日:2007-05-31
Applicant: 夏普株式会社 , 国立大学法人东北大学 , 矢崎总业株式会社
IPC: H01L27/088 , H01L21/8238 , H01L21/336 , H01L27/092 , H01L21/8234 , H01L29/78
CPC classification number: H01L29/7813 , H01L21/823412 , H01L21/823456 , H01L21/823487 , H01L21/823807 , H01L21/82385 , H01L21/823885 , H01L27/088 , H01L27/0922 , H01L29/045 , H01L29/4236 , H01L29/66734
Abstract: 本发明提供一种功率MOS晶体管的导通电阻较低且表层沟道MOS晶体管部分的处理速度较快的、功率IC器件及其制造方法。芯片(2a)表面的面方位为偏离硅的(110)结晶面-8°以上+8°以下的面方位,P沟道型沟槽功率MOS晶体管(10)具有:在芯片(2a)的表面上穿孔形成的沟槽(3)、沟槽(3)内的栅区(11)、沟槽(3)的横壁部分的反型沟区(12)、形成于芯片(2a)的表面层的源区(14)、形成于芯片(2a)的背面层的漏区(13)。表层沟道MOS晶体管(20)具有反型沟区(22),其中,反型沟道电流的方向为偏离上述硅的 结晶方向-8°以上+8°以下的方向。
-
公开(公告)号:CN120016628A
公开(公告)日:2025-05-16
申请号:CN202411457279.6
申请日:2024-10-18
Applicant: 矢崎总业株式会社
Inventor: 矢部弘男
IPC: H02J7/00 , G01R19/165 , H02H7/18 , H02H1/00
Abstract: 本发明提供一种能够抑制电池的消耗量而适当地切断电流的电流切断装置。电流切断装置(1)具备:霍尔元件(2),其检测从电池(11)向马达(12)供给电力的电源线(13)的电流值;切断部(3),其切断电源线(13);以及切断控制部(4),其基于霍尔元件(2)的检测信号使切断部(3)工作来切断电源线(13),切断控制部(4)构成为具有:电压电流转换部(41),其输出与霍尔元件(2)的输出电压值相应的电流;电容器(42),其根据电压电流转换部(41)的输出电流而被充电;以及切断信号输出部(43),其在电容器(42)的电压超过了阈值(Vref)的情况下向切断部(3)输出切断信号(Vcpm)。
-
公开(公告)号:CN101461062B
公开(公告)日:2012-11-21
申请号:CN200780020846.X
申请日:2007-05-31
Applicant: 夏普株式会社 , 国立大学法人东北大学 , 矢崎总业株式会社
IPC: H01L27/088 , H01L21/8238 , H01L21/336 , H01L27/092 , H01L21/8234 , H01L29/78
CPC classification number: H01L29/7813 , H01L21/823412 , H01L21/823456 , H01L21/823487 , H01L21/823807 , H01L21/82385 , H01L21/823885 , H01L27/088 , H01L27/0922 , H01L29/045 , H01L29/4236 , H01L29/66734
Abstract: 本发明提供一种功率MOS晶体管的导通电阻较低且表层沟道MOS晶体管部分的处理速度较快的、功率IC器件及其制造方法。芯片(2a)表面的面方位为偏离硅的(110)结晶面-8°以上+8°以下的面方位,P沟道型沟槽功率MOS晶体管(10)具有:在芯片(2a)的表面上穿孔形成的沟槽(3)、沟槽(3)内的栅区(11)、沟槽(3)的横壁部分的反型沟区(12)、形成于芯片(2a)的表面层的源区(14)、形成于芯片(2a)的背面层的漏区(13)。表层沟道MOS晶体管(20)具有反型沟区(22),其中,反型沟道电流的方向为偏离上述硅的 结晶方向-8°以上+8°以下的方向。
-
-
-