-
-
公开(公告)号：CN109219850A
公开(公告)日：2019-01-15
申请号：CN201780033613.7
申请日：2017-01-30
Applicant: 艾沃思宾技术公司
Abstract: 具有对与先前打开的页对应的数据的到阵列的延迟回写的存储器允许避免与回写操作相关联的延迟。在初始激活打开第一页并且对该页的读取/写入操作完成之后，将打开的页回写到存储器单元的阵列被延迟直到完成打开新页的后续激活操作之后。还公开了在没有另一个激活操作的情况下强制回写的技术。
-
公开(公告)号：CN104115228A
公开(公告)日：2014-10-22
申请号：CN201280065461.6
申请日：2012-11-19
Applicant: 艾沃思宾技术公司
IPC: G11C7/00
CPC classification number: G11C11/1675 , G11C11/15 , G11C11/16 , G11C11/1653 , G11C11/1659 , G11C11/1673
Abstract: 一种向自旋矩磁电阻随机存取存储器写入的写入驱动器最小化选择的列中未选择(关)的字线选择晶体管的亚阈值泄漏。在位线和/或源极线中的有效金属电阻减少而电源抗噪声能力增加。写入驱动器偏置信号与全局偏置信号隔离，并且使用第一NMOS跟随器电路或第一PMOS跟随器电路中的一个在位线的一端施加第一电压。分别使用第二或第三PMOS跟随器电路或第二或第三NMOS跟随器电路在源极线的相对端施加第二电压。
-
公开(公告)号：CN103003883A
公开(公告)日：2013-03-27
申请号：CN201180034784.4
申请日：2011-05-26
Applicant: 艾沃思宾技术公司
IPC: G11C11/16
CPC classification number: G11C11/1657 , G11C11/161 , G11C11/1659 , G11C11/1673 , G11C11/1675
Abstract: 一种对自旋力矩磁致电阻存储器阵列进行编程的装置和方法，该磁致电阻存储器阵列包括位于多个磁致电阻位中每一个磁致电阻位附近且被配置为通过在电流经其流过时产生磁场来将该多个磁致电阻存储元件设置为已知状态的金属复位线。然后向这些磁致电阻位中所选择的磁致电阻位施加自旋力矩转移电流，以将所选择的位切换到编程状态。在另一种操作模式中，在产生磁场之前感测该多个位的电阻。在产生磁场之后再次感测该电阻，根据电阻改变来确定每个位的初始状态所代表的数据。然后仅向那些电阻与施加磁场之前不同的磁致电阻位施加自旋力矩转移电流。
-
公开(公告)号：CN106716373B
公开(公告)日：2020-04-17
申请号：CN201580050778.6
申请日：2015-09-25
Applicant: 艾沃思宾技术公司
IPC: G06F11/10
Abstract: 在一些示例中，存储器设备包括被配置为存储被组织成多个ECC字的页的数据的存储器阵列。存储器设备还对于与一页相关联的每个ECC字包括至少一个输入/输出盘，使得可以由存储器设备对与一页相关联的ECC字中的每一个执行第一级错误校正，并且可以在特定时间段期间对由每个输入/输出盘输出的数据执行第二级错误校正。存储器设备的所述一个或多个输入/输出盘中的每一个可以被配置为在从外部源存取期间仅将数据中的每ECC字一位提供给外部源。
-
Patent Agency Ranking
公开(公告)号：CN104538061B
公开(公告)日：2019-04-19
申请号：CN201410262401.4
申请日：2014-06-12
Applicant: 艾沃思宾技术公司
IPC: G11C29/44
Abstract: 提供了一种用于对使用破坏性读取，包括例如MRAM中的自旋扭矩比特的自参照读取，和选择性写回的磁存储器修复复位错误的方法。通过以下之一来使存储器单元为写回作准备：利用纠错码识别被确定为发生错误的存储器单元并且对于被确定为发生错误的那些存储器单元将反转比特反转；利用纠错码识别被确定为发生错误的存储器单元并将存储器单元的一部分复位到第一状态；以及将一个或多个存储器单元复位到第一状态。
-
公开(公告)号：CN104115228B
公开(公告)日：2017-08-25
申请号：CN201280065461.6
申请日：2012-11-19
Applicant: 艾沃思宾技术公司
IPC: G11C7/00
CPC classification number: G11C11/1675 , G11C11/15 , G11C11/16 , G11C11/1653 , G11C11/1659 , G11C11/1673
Abstract: 一种向自旋矩磁电阻随机存取存储器写入的写入驱动器最小化选择的列中未选择(关)的字线选择晶体管的亚阈值泄漏。在位线和/或源极线中的有效金属电阻减少而电源抗噪声能力增加。写入驱动器偏置信号与全局偏置信号隔离，并且使用第一NMOS跟随器电路或第一PMOS跟随器电路中的一个在位线的一端施加第一电压。分别使用第二或第三PMOS跟随器电路或第二或第三NMOS跟随器电路在源极线的相对端施加第二电压。
-
公开(公告)号：CN104380384A
公开(公告)日：2015-02-25
申请号：CN201380025188.9
申请日：2013-04-08
Applicant: 艾沃思宾技术公司
IPC: G11C11/00
CPC classification number: G11C11/1675 , G11C7/02 , G11C7/065 , G11C11/16 , G11C11/1655 , G11C11/1659 , G11C11/1673 , G11C11/1693 , G11C2013/0057 , G11C2207/002
Abstract: 为了改善电源噪声抑制、提高具有抗存储体到存储体噪声耦合能力的感测速度以及减小从激活列中的关断字线选择器件的泄露，电路和方法为自旋扭矩磁电阻随机存取存储器阵列提供多个定时控制和偏置电压。
-
公开(公告)号：CN104380384B
公开(公告)日：2017-05-17
申请号：CN201380025188.9
申请日：2013-04-08
Applicant: 艾沃思宾技术公司
IPC: G11C11/00
CPC classification number: G11C11/1675 , G11C7/02 , G11C7/065 , G11C11/16 , G11C11/1655 , G11C11/1659 , G11C11/1673 , G11C11/1693 , G11C2013/0057 , G11C2207/002
Abstract: 为了改善电源噪声抑制、提高具有抗存储体到存储体噪声耦合能力的感测速度以及减小从激活列中的关断字线选择器件的泄露，电路和方法为自旋扭矩磁电阻随机存取存储器阵列提供多个定时控制和偏置电压。
-
公开(公告)号：CN104040632B
公开(公告)日：2017-05-17
申请号：CN201280066616.8
申请日：2012-11-19
Applicant: 艾沃思宾技术公司
IPC: G11C11/00
CPC classification number: G11C11/1673 , G11C11/1675 , G11C13/004 , G11C2013/0057
Abstract: 一种从自旋矩磁电阻存储器阵列中的多个比特读取数据的方法，包括：执行所述比特的一个或多个参考读取操作，以及执行任何未通过所述参考读取操作成功读取的比特的破坏性自参考读取操作，例如，破坏性自参考读取操作。所述参考读取操作可以与所述破坏性自参考读取操作同时发起或在所述破坏性自参考读取操作之前发起。
-
-
-
-
-
-
-
-
-
Search Results
25
records
(took 0.086 seconds)
