公开(公告)号：CN118693128A

公开(公告)日：2024-09-24

申请号：CN202311846332.7

申请日：2023-12-29

Applicant: 英特尔公司

Inventor： 褚涛 ,  许国伟 ,  R·赵 ,  C-T·黄 ,  张凤 ,  M·庄 ,  C-C·林 ,  B·古哈 ,  钟悦 ,  A·S·默西

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423 ,  H01L29/78 ,  H01L27/088

Abstract: 本文描述了包括基于纳米带的晶体管和鳍状物形状的晶体管两者的集成电路器件。所述纳米带晶体管可以具有比所述鳍状物晶体管短的沟道长度。此外，所述纳米带晶体管可以具有比所述鳍状物晶体管薄的栅极电介质。

公开(公告)号：CN118630017A

公开(公告)日：2024-09-10

申请号：CN202311773507.6

申请日：2023-12-21

Applicant: 英特尔公司

Inventor： C-T·黄 ,  褚涛 ,  R·赵 ,  许国伟 ,  张凤 ,  B·古哈 ,  S·M·塞亚

IPC: H01L27/092 ,  H01L29/06 ,  H01L21/82 ,  H01L21/8238

Abstract: 本公开涉及使用图案化基础结构制作基于纳米带的晶体管。公开了基于纳米带的晶体管和相关联的晶体管装置的制作方法、IC结构和设备。一种示例性制作方法基于对在上方提供超晶格的基础结构进行图案化，使得可以使用单个超晶格形成PMOS纳米带堆叠体和NMOS纳米带堆叠体两者。一种示例性IC结构包括：支座；在该支座上方一个叠一个地垂直堆叠的纳米带的NMOS堆叠体；以及在该支座上方一个叠一个地垂直堆叠的纳米带的PMOS堆叠体，其中，NMOS堆叠体的纳米带中的至少一者相对于PMOS堆叠体的纳米带中的至少一者垂直偏移。

公开(公告)号：CN118630015A

公开(公告)日：2024-09-10

申请号：CN202311792985.1

申请日：2023-12-25

Applicant: 英特尔公司

Inventor： 许国伟 ,  C-T·黄 ,  R·赵 ,  褚涛 ,  张凤 ,  Y·张 ,  B·古哈 ,  O·戈隆茨卡

IPC: H01L27/088 ,  H01L21/8234

Abstract: 公开了一种IC器件，其包括将第一晶体管与第二晶体管隔开的背面FTI。该FTI可以位于第一晶体管的源极区和第二晶体管的漏极区之间。第一晶体管的源极区和第二晶体管的漏极区可以是半导体结构(例如，鳍状物或纳米带)的不同部分。IC器件还可以包括正面金属层。半导体结构可以具有第一表面和与第一表面相对的第二表面。半导体结构的第一表面可以比半导体结构的第二表面更接近金属层并且更大。FTI可以具有第一表面和与第一表面相对的第二表面。FTI的第一表面可以比FTI的第二表面更接近金属层，但小于FTI的第二表面。

公开(公告)号：CN119730371A

公开(公告)日：2025-03-28

申请号：CN202411150749.4

申请日：2024-08-21

Applicant: 英特尔公司

Inventor： C-T·黄 ,  R·赵 ,  J·梅塔 ,  褚涛 ,  许国伟 ,  洪挺翔 ,  张凤 ,  张扬 ,  林家庆 ,  林崇勋 ,  A·穆尔蒂

IPC: H10D84/85 ,  H10D84/03

Abstract: 提供了外延区和子鳍区之间的电介质隔离。本文提供了形成集成电路的技术，该集成电路具有形成在源极或漏极区下方的空腔中的电介质材料。空腔可以形成在半导体器件的子鳍部分内。在一个这样的示例中，FET(场效应晶体管)包括围绕半导体材料的鳍或任意数量的纳米线延伸的栅极结构。半导体材料可以在源极和漏极区之间在第一方向上延伸，而栅极结构在半导体材料上在与第一方向基本正交的第二方向上延伸。可以在源极或漏极区下方的凹槽中形成电介质填充物，或者可以在凹槽的侧壁上形成电介质衬垫，以防止源极或漏极区从子鳍的外延生长。然后可以执行从背侧去除半导体子鳍，而不会对源极或漏极区造成损坏。

公开(公告)号：CN118281072A

公开(公告)日：2024-07-02

申请号：CN202311266568.3

申请日：2023-09-27

Applicant: 英特尔公司

Inventor： C-C·林 ,  K·P·奥布莱恩 ,  A·V·佩努马季哈 ,  C·多罗 ,  K·马克西 ,  C·H·内勒 ,  褚涛 ,  许国伟 ,  U·阿维奇 ,  张凤 ,  洪挺翔 ,  A·北村 ,  M·S·卡夫里克

IPC: H01L29/786 ,  H01L29/06 ,  H01L27/088 ,  H01L21/34 ,  B82Y10/00 ,  B82Y30/00 ,  B82Y40/00

Abstract: 公开了具有与绝缘体材料支撑物堆叠在一起的沟道材料的晶体管。晶体管和集成电路系统包括材料层的堆叠体内的2D沟道材料层，还包括位于2D沟道材料层上方和/或下方的一个或多个绝缘体(例如，电介质)材料。这些支撑绝缘体层可以是非牺牲性的，而起始材料堆叠体内的其他材料层可以是牺牲性的，例如由栅极绝缘体和/或栅极材料替代。在一些示例性实施例中，2D沟道材料是金属硫属化物，并且支撑绝缘体层有利地是具有低介电常数的电介质材料成分。

公开(公告)号：CN118693152A

公开(公告)日：2024-09-24

申请号：CN202311801812.1

申请日：2023-12-25

Applicant: 英特尔公司

Inventor： 褚涛 ,  R·赵 ,  许国伟 ,  张凤 ,  M·庄

IPC: H01L29/78 ,  H01L29/06 ,  H01L27/092 ,  B82Y10/00 ,  B82Y30/00

Abstract: 本文描述了基于纳米带的晶体管装置，其中纳米带具有圆化横截面。纳米带可以包括生长在半导体沟道材料的内层之上的半导体沟道材料的帽或外层。不同的材料可以用于NMOS和PMOS晶体管的外层。在一个示例中，集成电路装置包括：由具有圆化横截面和硅外层的一个或多个纳米带形成的NMOS晶体管；以及由具有圆化横截面和硅锗外层的一个纳米带形成的PMOS晶体管。