-
公开(公告)号：CN112988624B
公开(公告)日：2024-10-29
申请号：CN202110256487.X
申请日：2016-05-26
Applicant: 英特尔公司
IPC: G06F12/1081 , G06F3/06 , G06F9/30 , G06F9/38 , G06F12/1009 , G06F12/1027 , G06F12/1036 , G06F12/1045 , G06F12/109 , G06F12/14 , G06F21/52 , G06F21/57
Abstract: 本申请公开了用于保护影子栈的处理器、方法、系统和指令。本发明的一方面的处理器包括用于对指令进行解码的解码单元。所述处理器还包括与所述解码单元耦合的执行单元。所述执行单元响应于所述指令而用于确定：由于所述指令而导致的对影子栈的影子栈指针的试图改变将使所述影子栈指针超出允许范围。所述执行单元还用于响应于确定对所述影子栈指针的所述试图改变将使所述影子栈指针超出所述允许范围而引发异常。公开了其他处理器、方法、系统和指令。
-
公开(公告)号：CN113836523B
公开(公告)日：2024-08-23
申请号：CN202111138083.7
申请日：2017-01-06
Applicant: 英特尔公司
IPC: G06F21/54
Abstract: 本申请公开了用于在环转变期间保护栈的处理器扩展。提供了用于在环转变期间保护栈的处理器扩展的处理器实现的技术。在一个实施例中，处理器包括多个寄存器以及处理器核，该处理器核可操作地耦合至该多个寄存器。多个寄存器用于存储在特权等级转变中使用的数据。多个寄存器中的每个寄存器与特权等级相关联。接收用于将当前活动应用的第一特权等级改变为第二特权等级的指示符。考虑到第二特权等级，选择存储在多个寄存器中的寄存器中的影子栈指针(SSP)。该寄存器与第二特权等级相关联。通过使用SSP，标识用于由处理器在第二特权等级使用的影子栈。
-
公开(公告)号：CN109952566B
公开(公告)日：2024-08-23
申请号：CN201680090755.2
申请日：2016-12-12
Applicant: 英特尔公司
Inventor： J·W·布兰德特 , R·S·查普尔 , J·考博尔 , E·T·格罗科斯基 , S·H·冈瑟 , B·M·盖伊 , T·R·赫夫 , C·J·休斯 , E·乌尔德-阿迈德-瓦尔 , R·辛格豪尔 , S·Y·索托德 , B·L·托尔 , L·拉波波特 , D·帕普沃斯 , J·D·艾伦
IPC: G06F12/0817
Abstract: 本发明公开了一种处理器架构的实施例。在实施例中，处理器包括解码器、执行单元、一致性高速缓存和互连。所述解码器用于对用于将高速缓存行归零的指令进行解码。所述执行单元用于发布用于发起高速缓存行大小的零写入的写入命令。所述一致性高速缓存用于接收所述写入命令、用于判定所述高速缓存行中是否存在命中以及所命中高速缓存行的高速缓存一致性协议状态是经修改状态还是排他状态、用于将高速缓存行配置成指示全零、并且用于向所述互连发布所述写入命令。所述互连用于响应于接收到所述写入命令而向必须对其判定是否存在命中的多个其他一致性高速缓存中的每一个发布监听。
-
公开(公告)号：CN114692141A
公开(公告)日：2022-07-01
申请号：CN202111420869.8
申请日：2021-11-26
Applicant: 英特尔公司
Abstract: 本申请公开了用于缓解推测脆弱性的数据污染。公开了用于动态地缓解推测脆弱性的实施例。在实施例中，一种装置包括推测脆弱性检测硬件和执行硬件。推测脆弱性检测硬件用于检测对推测性执行攻击的脆弱性，并且用于结合对推测性执行攻击的脆弱性的检测而提供来自第一操作的数据是被污染的指示。执行硬件用于在第二操作要被非推测性地执行的情况下使用数据执行第二操作，并且用于在第二操作要被推测性地执行并且数据是被污染的情况下阻止第二操作的执行。
-
公开(公告)号：CN113050989A
公开(公告)日：2021-06-29
申请号：CN202010941750.4
申请日：2020-09-09
Applicant: 英特尔公司
Inventor： J·W·布兰德特
Abstract: 描述了与用于实现指令以创建和/或使用被使用的方式受限制的数据的电路有关的系统、方法和装置。在一个实施例中，硬件处理器包括：核的解码器，用于将单条指令解码为经解码的单条指令，单条指令包括句柄的第一输入操作数以及用加密密钥加密的数据的第二输入操作数，句柄包括加密密钥(例如，密码密钥)的密文、认证标签和附加认证数据；以及核的执行电路，用于执行经解码的单条指令，以：对照密文和附加认证数据执行认证标签的第一校验，以判断是否有对密文或附加认证数据的任何修改；对照由句柄的附加认证数据指定的一个或多个限制执行核的当前请求的第二校验；仅当第一校验指示没有对密文的修改且没有对附加认证数据的修改且第二校验指示一个或多个限制未被违反时，对密文解码以生成加密密钥；用加密密钥对数据解密以生成未加密数据；以及提供未加密数据作为单条指令的结果。
-
Patent Agency Ranking
公开(公告)号：CN104503830B
公开(公告)日：2018-05-22
申请号：CN201410098271.5
申请日：2014-03-17
Applicant: 英特尔公司
Inventor： E·威斯曼 , R·拉波波特 , M·米谢利 , H·沙菲 , O·伦茨 , J·W·布兰德特 , S·A·费舍尔 , B·L·托尔 , I·M·索迪 , A·纳韦 , G·N·斯里尼瓦萨 , A·V·乔保尔 , S·D·哈恩 , D·A·考法蒂 , R·J·芬格 , G·康纳 , E·高巴托夫 , M·奈克 , A·J·赫德瑞奇 , A·帕拉哈卡兰 , S·S·加哈吉达 , P·布莱特 , P·纳凡兹 , A·D·亨罗伊德 , D·R·萨巴瑞迪
CPC classification number: G06F9/4401 , G06F9/45558 , G06F9/5077 , G06F9/5094 , Y02D10/22 , Y02D10/36
Abstract: 描述了一组异构处理器架构和一种引导异构处理器的方法。根据一个实施例的处理器包括：一组大型物理处理器核；一组小型物理处理器核，相对于所示大型物理处理器核，该小型物理处理器核具有相对较低性能的处理能力和相对较低的功率使用；以及封装单元，用于启用自举处理器。自举处理器初始化同构物理处理器核，而异构处理器向系统固件接口呈现同构处理器的外观。
-
公开(公告)号：CN104503830A
公开(公告)日：2015-04-08
申请号：CN201410098271.5
申请日：2014-03-17
Applicant: 英特尔公司
Inventor： E·威斯曼 , R·拉波波特 , M·米谢利 , H·沙菲 , O·伦茨 , J·W·布兰德特 , S·A·费舍尔 , B·L·托尔 , I·M·索迪 , A·纳韦 , G·N·斯里尼瓦萨 , A·V·乔保尔 , S·D·哈恩 , D·A·考法蒂 , R·J·芬格 , G·康纳 , E·高巴托夫 , M·奈克 , A·J·赫德瑞奇 , A·帕拉哈卡兰 , S·S·加哈吉达 , P·布莱特 , P·纳凡兹 , A·D·亨罗伊德 , D·R·萨巴瑞迪
CPC classification number: G06F9/4401 , G06F9/45558 , G06F9/5077 , G06F9/5094 , Y02D10/22 , Y02D10/36
Abstract: 描述了一组异构处理器架构和一种引导异构处理器的方法。根据一个实施例的处理器包括：一组大型物理处理器核；一组小型物理处理器核，相对于所示大型物理处理器核，该小型物理处理器核具有相对较低性能的处理能力和相对较低的功率使用；以及封装单元，用于启用自举处理器。自举处理器初始化同构物理处理器核，而异构处理器向系统固件接口呈现同构处理器的外观。
-
公开(公告)号：CN104246692A
公开(公告)日：2014-12-24
申请号：CN201280072124.X
申请日：2012-03-30
Applicant: 英特尔公司
CPC classification number: G06F9/30003 , G06F11/3471 , G06F11/3476 , G06F11/3636 , G06F11/3648 , G06F11/3656 , G06F2201/805
Abstract: 描述了用于实时指令跟踪的装置和方法。例如，根据一个实施例的方法包括：记录需要跟踪的用户指定的地址范围；监视下一线性指令指针(5 NLIP)值和/或分支线性指令指针(BLIP)值以确定是否已进入地址范围；当进入该范围时，压缩NLIP和/或BLIP值并构造包含跟踪数据的固定长度分组；以及将固定长度分组传输至存储器执行群集。
-
公开(公告)号：CN108694057B
公开(公告)日：2024-09-10
申请号：CN201810168804.0
申请日：2018-02-28
Applicant: 英特尔公司
IPC: G06F9/38 , G06F12/0808
Abstract: 本申请公开了用于改善主机到设备通信以获得最优功率和性能的高效型基于范围的存储器回写。本文中描述了用于高效型基于范围的存储器回写的方法和装置。装置的一个实施例包括：系统存储器；多个硬件处理器核，所述多个硬件处理器核各自包括第一高速缓存；解码器电路，用于对具有针对第一存储器地址和范围指示符的字段的指令进行解码；以及执行电路，用于执行所述经解码指令。所述第一存储器地址和所述范围指示符一起定义所述系统存储器中包括一个或多个高速缓存行的连续区域。执行所述经解码指令使所述第一高速缓存中的所述一个或多个高速缓存行的任何实例无效。另外，所述一个或多个高速缓存行的任何脏的无效实例将存储到系统存储器中。
-
公开(公告)号：CN114741156A
公开(公告)日：2022-07-12
申请号：CN202210307130.4
申请日：2012-09-28
Applicant: 英特尔公司
IPC: G06F9/455
Abstract: 本申请公开了在没有VMM介入的情况下对调用VMM配置的服务的指令集支持。一种处理核包括指令执行逻辑电路和寄存器空间。与VM进入相称，从VMCS采用指示由处理核代表VMM提供的服务是否被启用的信息来加载寄存器空间。响应于宾客软件调用指令，指令执行逻辑查看寄存器空间以确认服务已经被启用，并且查看第二寄存器空间或存储器空间以获取由所述宾客软件编写的所述服务的输入参数。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.042 seconds)
