公开(公告)号：CN109643574A

公开(公告)日：2019-04-16

申请号：CN201780053495.6

申请日：2017-09-21

Applicant: 英特尔公司

Inventor： K·川合 ,  T·田中

IPC: G11C16/10 ,  G11C16/08 ,  G11C16/04 ,  G11C16/26

CPC classification number: G06F3/0659 ,  G06F3/0611 ,  G06F3/064 ,  G06F3/0665 ,  G06F3/0679 ,  G11C11/5628 ,  G11C11/5642 ,  G11C16/0408 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/32 ,  G11C2211/5623 ,  G11C2211/5648

Abstract: 在一个实施例中，一种设备包括存储装置，该存储装置包括NAND闪存存储器阵列，该存储装置用于：在第一编程遍期间，将NAND闪存存储器阵列的第一字线的多个单元编程为存储数据的第一页面；在完成要在第二编程遍期间编程到所述多个单元的数据的第二页面的加载之前，启动对数据的第一页面的读取；以及在第二编程遍期间，将NAND闪存存储器阵列的第一字线的多个单元编程为存储数据的第一页面和数据的第二页面。

公开(公告)号：CN102103889B

公开(公告)日：2015-08-12

申请号：CN201010617960.4

申请日：2010-12-21

Applicant: 英特尔公司

Inventor： A·后田 ,  A·布里克勒 ,  H·刘 ,  T·田中

IPC: G11C16/10

CPC classification number: G11C16/3418 ,  G11C16/0408 ,  G11C16/06

Abstract: 一种NAND编程方法，包括：若与待编程的存储器单元相关联的数据模式形成双侧列-条(CS2)数据模式，则将编程电压Vpgm作为双重脉冲的编程脉冲来施加，以对NAND存储器阵列编程。CS2数据模式包括直接介于待编程的两个存储器单元之间的将不被编程的存储器单元，以使得与将不被编程的存储器单元相关联的沟道具有所施加的升压电压，以及与待编程的两个存储器单元相关联的沟道具有所施加的编程电压。通过第一编程电压脉冲来编程这两个存储器单元中的第一存储器单元，并通过第二编程电压脉冲来编程第二存储器单元。若未形成CS2数据模式，则将编程电压Vpgm作为单脉冲来施加。

公开(公告)号：CN109643574B

公开(公告)日：2023-08-15

申请号：CN201780053495.6

申请日：2017-09-21

Applicant: 英特尔公司

Inventor： K·川合 ,  T·田中

IPC: G11C16/10 ,  G11C16/08 ,  G11C16/04 ,  G11C16/26

Abstract: 在一个实施例中，一种设备包括存储装置，该存储装置包括NAND闪存存储器阵列，该存储装置用于：在第一编程遍期间，将NAND闪存存储器阵列的第一字线的多个单元编程为存储数据的第一页面；在完成要在第二编程遍期间编程到所述多个单元的数据的第二页面的加载之前，启动对数据的第一页面的读取；以及在第二编程遍期间，将NAND闪存存储器阵列的第一字线的多个单元编程为存储数据的第一页面和数据的第二页面。

公开(公告)号：CN107851455A

公开(公告)日：2018-03-27

申请号：CN201680046673.8

申请日：2016-08-05

Applicant: 英特尔公司

Inventor： A·戈达 ,  G·R·沃尔斯滕霍姆 ,  T·田中

IPC: G11C16/16

CPC classification number: G11C16/16 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/3495

Abstract: 实施例描述了用于包括三维(3D)存储器阵列的装置的技术和配置，该三维(3D)存储器阵列具有多个存储器单元串，其中，各个串可以具有对应于不同存储器块(例如，每个串的多个存储器块)的存储器单元。例如，串的第一组存储器单元可以包括在第一存储器块中，并且串的第二组存储器单元可以包括在第二存储器块中。存储器器件可以包括设置在与第一存储器块相关联的字线和与第二存储器块相关联的字线之间的分隔器字线。分隔器字线可以在存储器器件的各种操作期间接收不同的偏置电压。此外，可以基于第二存储器块是否被编程来选择字线偏置方案以对第一存储器块进行编程。其它实施例可以被描述和/或要求保护。

公开(公告)号：CN102103889A

公开(公告)日：2011-06-22

申请号：CN201010617960.4

申请日：2010-12-21

Applicant: 英特尔公司

Inventor： A·后田 ,  A·布里克勒 ,  H·刘 ,  T·田中

IPC: G11C16/10

CPC classification number: G11C16/3418 ,  G11C16/0408 ,  G11C16/06

Abstract: 一种NAND编程方法，包括：若与待编程的存储器单元相关联的数据模式形成双侧列-条(CS2)数据模式，则将编程电压Vpgm作为双重脉冲的编程脉冲来施加，以对NAND存储器阵列编程。CS2数据模式包括直接介于待编程的两个存储器单元之间的将不被编程的存储器单元，以使得与将不被编程的存储器单元相关联的沟道具有所施加的升压电压，以及与待编程的两个存储器单元相关联的沟道具有所施加的编程电压。通过第一编程电压脉冲来编程这两个存储器单元中的第一存储器单元，并通过第二编程电压脉冲来编程第二存储器单元。若未形成CS2数据模式，则将编程电压Vpgm作为单脉冲来施加。