-
公开(公告)号：CN118263223A
公开(公告)日：2024-06-28
申请号：CN202410208588.3
申请日：2024-02-26
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/528 , H01L21/60
Abstract: 本发明涉及一种功率放大器和低噪声放大器三维集成电路及制备方法，集成电路包括：Ⅲ族氮化物体系、Ⅲ族砷化物体系、第一通孔、第一电极结构、第二通孔、第二电极结构、键合层和若干金属凸块，其中，第一电极结构位于Ⅲ族氮化物体系的一端，通过第一通孔连接控制电路；第二电极结构位于Ⅲ族砷化物体系的一端，通过第二通孔连接控制电路；键合层设置在Ⅲ族氮化物体系和Ⅲ族砷化物体系之间。本发明通过将Ⅲ族氮化物体系和Ⅲ族砷化物体系通过键合层键合在一起，同时实现功率放大器和低噪声放大器，减小了芯片的面积和封装模块之间的连线，从而减小了连线带来的寄生电感，进而减小了射频功率的损耗和延迟，提高了电路的高频性能。
-
公开(公告)号：CN119053239A
公开(公告)日：2024-11-29
申请号：CN202411159272.6
申请日：2024-08-22
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H10N97/00
Abstract: 一种高密度半导体晶圆MIM电容，包含衬底层，沿衬底层的一侧依次设置有半导体外延层、底电极层、上电容介质层、顶电极层，衬底层和半导体外延层中设置有贯穿衬底层和半导体外延层且深度直至底电极层的背通孔，背通孔内表面和与衬底层相邻的外表面沿远离底电极层的方向设置背通孔内金属层、下电容介质层、背面金属层，底电极层和顶电极层之间形成正面常规MIM电容，背通孔内金属层和背面金属层间形成背通孔MIM电容；本发明还公开了该电容的制备方法；通过正面常规MIM电容和背通孔中制备的背通孔MIM电容，能增加有效的电极表面积；本发明将芯片背面利用起来，正面常规MIM电容和背通孔MIM电容结合可以实现更高的电容值，达到节约芯片面积，降低成本的目的。
-
公开(公告)号：CN115148734B
公开(公告)日：2024-04-09
申请号：CN202210721926.4
申请日：2022-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L27/095
Abstract: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。
-
公开(公告)号：CN115117209A
公开(公告)日：2022-09-27
申请号：CN202210769781.5
申请日：2022-07-01
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明公开了一种氮化镓异质结双极型光子晶体管及其制备方法，包括：衬底；以及依次设置于衬底上的成核层、缓冲层；集电区，设置于缓冲层上；集电极，设置于集电区上的一端；下多量子阱层，设置于集电区上的另一端；集电极与下多量子阱层之间存在间隔；基区，设置于下多量子阱层上；基极，设置于基区上的一端；其中，基极和集电极设置于同一侧；上多量子阱层，设置于基区上的另一端；基极与上多量子阱层之间存在间隔；发射区，设置于上多量子阱层上；发射极，设置于发射区上的一端；发射极与集电极设置于不同侧；其中，集电区、下多量子阱层、基区、上多量子阱层和发射区的材料均为三族氮化物。本发明同时具有晶体管和LED的功能。
-
公开(公告)号：CN114899227A
公开(公告)日：2022-08-12
申请号：CN202210492930.8
申请日：2022-05-07
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/423 , H01L29/778 , H01L21/335 , H01L29/10 , H01L29/66
Abstract: 一种增强型氮化镓基晶体管，自下而上包括衬底、复合缓冲层、沟道层和势垒层，在势垒层上设置有P型氮化物帽层、钝化层、源电极、漏电极和栅电极，P型氮化物帽层在侧面和顶面均被栅电极包围，钝化层布设于栅电极与源电极之间以及栅电极与漏电极之间；栅电极与势垒层形成肖特基接触，源电极和漏电极均与势垒层形成欧姆接触；沟道层与势垒层之间形成异质结，且极化效应在异质结界面的沟道层一侧形成二维电子气沟道。该P型氮化物帽层耗尽了沟道中的部分二维电子气，提高了器件的阈值电压，实现增强型器件的目的，P型氮化物帽层周围的栅电极解决了常规P型氮化物增强型器件栅控能力弱、导通电阻大等问题，且减小了栅长，提高了频率特性。
-
Patent Agency Ranking
公开(公告)号：CN118136663A
公开(公告)日：2024-06-04
申请号：CN202410273491.0
申请日：2024-03-11
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L29/778 , H01L29/06 , H01L29/10 , H01L29/207 , H01L29/201 , H01L29/20 , H01L21/335
Abstract: 一种氮极性增强型氮化镓高电子迁移率晶体管结构及其制备方法，晶体管结构自下而上依次包括：衬底、复合缓冲层、渐变势垒层、势垒层、沟道层，沟道层上设置有钝化层、再生长层及顶层，顶层与再生长层被钝化层隔离开，再生长层上设置有源电极及漏电极，顶层上设置有栅电极，栅电极布设于源电极及漏电极之间；制备方法包括：在衬底层上依次外延生长复合缓冲层、渐变势垒层、势垒层和沟道层，在沟道层表面进行台面刻蚀隔离，直至将二维电子气刻断，再在沟道层表面外延生长再生长层和顶层，在再生长层表面制备源极和漏极，在顶层表面制备栅极，最后在器件表面制备钝化层，并刻蚀窗口；实现了器件增强型工作，并能保持高栅极电容、高栅控能力。
-
公开(公告)号：CN115148734A
公开(公告)日：2022-10-04
申请号：CN202210721926.4
申请日：2022-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L27/095
Abstract: 砷化镓低噪声放大器和氮化镓功率放大器单片集成电路，自下而上依次包括衬底层、缓冲层、沟道层、势垒层以及位于势垒层上的电极；其中衬底层采用硅材料，衬底层上方为缓冲层，分为左右两个部分，左边为三族氮化物复合缓冲层、右边为三族砷化物缓冲层。氮化镓缓冲层上方为氮化镓晶体管的沟道层和势垒层；三族砷化物缓冲层上方为砷化镓晶体管的沟道层和势垒层，势垒层上方为氮化镓晶体管和砷化镓晶体管的电极，衬底层背面至势垒层上设置有通孔。该集成方法可以在同一个硅衬底上实现氮化镓晶体管和砷化镓晶体管的集成，有效减少低噪声放大器和功率放大器之间的寄生效应，改善电路高频性能，并且可以减少芯片面积，降低成本，增加散热。
-
公开(公告)号：CN118473345A
公开(公告)日：2024-08-09
申请号：CN202410648367.8
申请日：2024-05-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明提供了一种基于共面波导的金刚石基功率放大器和电子设备，包括依次连接的驱动级放大器、级间匹配网络和输出级放大器；驱动级放大器、级间匹配网络和输出级放大器的衬底材料均为金刚石；驱动级放大器、级间匹配网络和输出级放大器中的传输线采用共面波导结构，该功率放大器采用金刚石材料作为衬底，可以有效散热，进而提高功率放大器的效率和高温工作能力，另一方面使用共面波导结构，解决了金刚石衬底难以进行背通孔接地的问题，同时简化了制作工艺。
-
公开(公告)号：CN115000168A
公开(公告)日：2022-09-02
申请号：CN202210721922.6
申请日：2022-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L29/66 , H01L21/335
Abstract: 一种P型氮化物增强型HEMT器件及其制备方法，用传统制备方法淀积氮化镓帽层并进行Mg杂质掺杂后，不再进一步刻蚀掉非栅极下的氮化物帽层，而是继续经过淀积刻蚀形成一层n型掺杂的GaN保护层，然后再对栅极下方的氮化镓帽层进行退火，使得Mg杂质被激活，形成P型氮化物帽层。栅电极下方激活的原Mg掺杂氮化物帽层耗尽了栅下沟道中的二维电子气，提高了器件的阈值电压，实现增强型器件。同常规P型氮化物增强型HEMT器件采用的干法刻蚀工艺相比，该制备方法避免制作时的干法刻蚀步骤，减少了刻蚀对势垒层表面的损伤，极少了表面态引起的动态电阻退化和可靠性退化；增大了产品的片内均匀性和批次重复性，提高了产品良率。
-
公开(公告)号：CN114843342A
公开(公告)日：2022-08-02
申请号：CN202210425090.3
申请日：2022-04-21
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/20 , H01L29/06
Abstract: 本发明公开了一种具有漏电极埋层的氮化镓基晶体管及制作方法，主要解决现有技术漏电极泄露电流大，器件击穿电压低的问题，其自下而上包括：衬底(1)、复合缓冲层(2)、沟道层(3)、势垒层(4)和钝化层(5)，该复合缓冲层中设有P型埋层(6)，该势垒层表面设置有源电极(7)、漏电极(8)和栅电极(9)。其中沟道层与势垒层之间形成异质结界面，漏电极依次穿过势垒层和沟道层，进入复合缓冲层中的P型埋层。本发明通过引入与漏电极相连接的P型埋层，有效抑制了关断状态时从漏电极泄露的电子，降低了漏电极泄露电流，且辅助器件沟道中的二维电子气耗尽，扩展了器件的空间电荷区，提高了关态击穿电压，可用于电力电子系统。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.062 seconds)
