公开(公告)号：CN109245765A

公开(公告)日：2019-01-18

申请号：CN201810714718.5

申请日：2018-06-29

Applicant: 西安电子科技大学昆山创新研究院 ,  西安电子科技大学

Inventor： 刘马良 ,  刘海珠 ,  杜佳乐 ,  朱樟明 ,  杨银堂

IPC: H03M1/00 ,  H03M1/12

Abstract: 本发明提供一种TDC_ADC复用技术。TDC_ADC复用技术包括信号处理电路；信号处理电路用于：通过第一输入端接收第一时间域信号，通过第二输入端接收第二时间域信号，通过第三输入端接收电压模拟信号；对第一时间域信号和第二时间域信号进行处理生成第一数字信号，对电压模拟信号进行处理生成第二数字信号；其中，第一数字信号用于指示第一时间域信号与第二时间域信号之间的时间间隔；第二数字信号用于指示电压模拟信号的信号强度；通过输出端分时输出第一数字信号和第二数字信号。本发明提供的TDC_ADC复用技术，可以同时完成时间域信号和电压域信号的同时量化，减小了电路面积和功耗，降低了硬件资源的消耗。

公开(公告)号：CN109245765B

公开(公告)日：2022-06-07

申请号：CN201810714718.5

申请日：2018-06-29

Applicant: 西安电子科技大学昆山创新研究院 ,  西安电子科技大学

Inventor： 刘马良 ,  刘海珠 ,  杜佳乐 ,  朱樟明 ,  杨银堂

IPC: H03M1/00 ,  H03M1/12

Abstract: 本发明提供一种TDC_ADC复用技术。TDC_ADC复用技术包括信号处理电路；信号处理电路用于：通过第一输入端接收第一时间域信号，通过第二输入端接收第二时间域信号，通过第三输入端接收电压模拟信号；对第一时间域信号和第二时间域信号进行处理生成第一数字信号，对电压模拟信号进行处理生成第二数字信号；其中，第一数字信号用于指示第一时间域信号与第二时间域信号之间的时间间隔；第二数字信号用于指示电压模拟信号的信号强度；通过输出端分时输出第一数字信号和第二数字信号。本发明提供的TDC_ADC复用技术，可以同时完成时间域信号和电压域信号的同时量化，减小了电路面积和功耗，降低了硬件资源的消耗。

公开(公告)号：CN114695521A

公开(公告)日：2022-07-01

申请号：CN202011627341.3

申请日：2020-12-30

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  芦浩 ,  侯斌 ,  杨凌 ,  司泽艳 ,  杜佳乐 ,  郝跃

IPC: H01L29/20 ,  H01L29/417 ,  H01L29/45 ,  H01L29/423 ,  H01L29/40 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种基于无金工艺的硅基氮化镓高功率射频器件及其制备方法，所述制备方法包括：获取外延基片并进行清洗，外延基片自下而上依次包括衬底、成核层、缓冲层和势垒层；在外延基片有源区边缘刻蚀台面至缓冲层，形成有源区域隔离；在势垒层上刻蚀图形化阵列凹槽，并在图形化阵列凹槽中沉积合金欧姆金属形成欧姆预沉积层；在势垒层上形成源电极和漏电极，源电极和漏电极位于欧姆预沉积层上方；在势垒层、源电极和漏电极上形成钝化层；在源电极与漏电极之间的势垒层上形成梯形形状的栅电极；制作背通孔，并在背通孔中形成完成源电极互联层和钝化层。该功率器件采用欧姆预沉积层和带有倾斜场板的栅极，减小接触电阻，改善沟道电场分布。

公开(公告)号：CN113809160A

公开(公告)日：2021-12-17

申请号：CN202110984119.7

申请日：2021-08-25

Applicant: 西安电子科技大学

Inventor： 侯斌 ,  马晓华 ,  芦浩 ,  杨凌 ,  张濛 ,  武玫 ,  杜佳乐 ,  宓珉瀚 ,  郝跃

IPC: H01L29/40 ,  H01L29/417 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种无金场板GaN基射频器件及其制作方法，该器件包括：衬底、依次位于衬底一侧的成核层、缓冲层、沟道层、势垒层，以及位于势垒层远离衬底一侧的源电极、栅电极、漏电极、钝化层和源场板，钝化层包括凹槽；源电极和漏电极相对设置于势垒层的第一表面的两侧，栅电极位于源、漏电极之间；钝化层覆盖于栅电极远离势垒层的表面，且与源电极、漏电极和第一表面相触；沿垂直于衬底所在平面的方向，凹槽的正投影位于栅、漏电极之间；至少部分源场板位于凹槽内，源场板与源电极电连接。本发明通过引入凹槽源场板结构，能够在产生同等寄生电容的条件下，提高GaN基射频器件的击穿电压，抑制电流崩塌效应。

公开(公告)号：CN109103091B

公开(公告)日：2021-11-09

申请号：CN201810755852.X

申请日：2018-07-11

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  张新创 ,  杜佳乐 ,  马佩军 ,  朱青

IPC: H01L21/308 ,  H01L21/336 ,  H01L29/78

Abstract: 本申请涉及半导体器件技术领域，提供了一种Ga2O3基MOSFET器件的外延层转移方法，外延层自下而上包括牺牲层、缓冲层、势垒层、钝化层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已选区曝光显影的无源区域下方的保护层和钝化层；在氯基刻蚀条件下刻蚀所述已选区曝光显影的无源区域下方的势垒层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。所述外延层转移方法能够减小器件的纵向尺寸，提高器件的散热性能。

公开(公告)号：CN112466925B

公开(公告)日：2022-06-10

申请号：CN202011141377.0

申请日：2020-10-22

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  杜佳乐 ,  侯斌 ,  芦浩 ,  杨凌 ,  牛雪锐 ,  张新创 ,  贾富春 ,  郝跃

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种低射频损耗的硅基氮化镓射频功率器件及其制备方法，所述制备方法包括：选取电阻率为10Ω.cm‑20000Ω.cm的Si衬底，并根据所述Si衬底的不同电阻率在所述Si衬底的正面生长不同厚度的单晶α‑Al2O3隔离层；在所述单晶α‑Al2O3隔离层上生长AlGaN/GaN异质结外延结构；在所述AlGaN/GaN异质结外延结构上形成源、漏欧姆接触、台面隔离及钝化层，形成栅极以及互连金属，完成器件正面工艺；在对器件正面进行保护的条件下对所述Si衬底的背面进行超深度刻蚀，以暴露栅极与漏极的竖直方向之间区域的所述单晶α‑Al2O3隔离层。本发明通过单晶α‑Al2O3隔离层及硅衬底背面刻蚀工艺来减小硅衬底引入的插入损耗，改善高频漏电情况，能够有效地改善功率附加效率及漏极效率。

公开(公告)号：CN112466925A

公开(公告)日：2021-03-09

申请号：CN202011141377.0

申请日：2020-10-22

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  杜佳乐 ,  侯斌 ,  芦浩 ,  杨凌 ,  牛雪锐 ,  张新创 ,  贾富春 ,  郝跃

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种低射频损耗的硅基氮化镓射频功率器件及其制备方法，所述制备方法包括：选取电阻率为10Ω.cm‑20000Ω.cm的Si衬底，并根据所述Si衬底的不同电阻率在所述Si衬底的正面生长不同厚度的单晶α‑Al2O3隔离层；在所述单晶α‑Al2O3隔离层上生长AlGaN/GaN异质结外延结构；在所述AlGaN/GaN异质结外延结构上形成源、漏欧姆接触、台面隔离及钝化层，形成栅极以及互连金属，完成器件正面工艺；在对器件正面进行保护的条件下对所述Si衬底的背面进行超深度刻蚀，以暴露栅极与漏极的竖直方向之间区域的所述单晶α‑Al2O3隔离层。本发明通过单晶α‑Al2O3隔离层及硅衬底背面刻蚀工艺来减小硅衬底引入的插入损耗，改善高频漏电情况，能够有效地改善功率附加效率及漏极效率。

公开(公告)号：CN109148351A

公开(公告)日：2019-01-04

申请号：CN201810755831.8

申请日：2018-07-11

Applicant: 西安电子科技大学

Inventor： 马佩军 ,  马晓华 ,  张新创 ,  杜佳乐 ,  朱青

IPC: H01L21/683 ,  H01L21/34 ,  H01L29/78

CPC classification number: H01L29/66969 ,  H01L21/6835 ,  H01L29/78 ,  H01L2221/68381

Abstract: 本发明涉及半导体器件技术领域，提供了一种(AlxGa1‑x)2O3/Ga2O3器件的外延层转移方法，其特征在于，外延层自下而上包括牺牲层、缓冲层、沟道层、势垒层和保护层，所述牺牲层制备在衬底层上方；所述外延层转移方法包括：根据光刻版图对所述外延层的无源区域进行选区曝光显影；在氟基刻蚀条件下刻蚀已曝光显影的无源区域下方的保护层；在氯基刻蚀条件下刻蚀所述已曝光显影的无源区域下方的势垒层、沟道层和缓冲层；以及采用化学腐蚀液蚀刻所述衬底层上方的牺牲层。该外延层转移方法能够减小器件的纵向尺寸，提高器件的散热性能。

公开(公告)号：CN119277812A

公开(公告)日：2025-01-07

申请号：CN202411279222.1

申请日：2024-09-12

Applicant: 西安电子科技大学

Inventor： 侯斌 ,  杨凌 ,  朱宥军 ,  马晓华 ,  常青原 ,  张濛 ,  武玫 ,  芦浩 ,  杜佳乐 ,  郝跃

IPC: H10D84/00 ,  H10D84/05 ,  H10D62/85

Abstract: 本发明公开了一种基于准垂直JTE SBD的单片集成倍压整流器件，包括：两个准垂直JTE SBD，分别形成第一和第二充电二极管；钝化层，位于其内部的第一层金属：第一电容阴极板、第二电容阳极板、第一和第二充电二极管阴极；位于钝化层上表面的第二层金属：第一至第四端口、第一和第二充电二极管阳极、第一电容阳极板和第二电容阴极板；第一层间互连金属，连接第二端口和第一电容阴极板；第二层间互连金属，连接第二充电二极管阳极和第一充电二极管阴极；第三层间互连金属，连接第三端口、第二电容阳极板和第二充电二极管阴极。本发明提供的器件具备较高电学性能、能够应用于高频、大功率、强辐射等场合。

公开(公告)号：CN109244026B

公开(公告)日：2022-02-18

申请号：CN201810811867.3

申请日：2018-07-23

Applicant: 西安电子科技大学

Inventor： 马晓华 ,  张新创 ,  杜佳乐 ,  卢阳

IPC: H01L21/683

Abstract: 本发明涉及一种半导体器件外延层的转移方法，包括：S1、在衬底上制作牺牲层；S2、在所述牺牲层上制作器件外延层；S3、在所述器件外延层中制作刻蚀通道；S4、通过所述刻蚀通道刻蚀掉所述牺牲层，以使所述衬底与所述器件外延层分离。本发明实施例分离后的外延层厚度只有几微米，可以被随意弯折而不会被损坏，从而可以被制成柔性器件。