公开(公告)号：CN113451221B

公开(公告)日：2025-02-18

申请号：CN202110759587.4

申请日：2021-07-05

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  王浩东 ,  袁昊 ,  汤晓燕 ,  刘科宇 ,  韩超 ,  吴勇 ,  张玉明

IPC: H01L23/04 ,  H01L23/10

Abstract: 本发明公开了一种高度可调节式碳化硅功率器件封装外壳，包括：主盖、副盖和芯片承载本体；主盖，底部设有第一插接槽；副盖，顶部与第一插接槽可拆卸连接，底部设有第二插接槽；第二插接槽，与芯片承载本体的顶部可拆卸连接；芯片承载本体内设置有SiC芯片。本发明通过主盖和副盖的可拆卸连接以及副盖和芯片承载本体的可拆卸连接，在主盖和芯片承载本体之间可以将副盖拆卸或连接。当主盖和芯片承载本体之间连接副盖时，增加了SiC器件的整体高度(厚度)，从而在使用时可以对SiC芯片形成较为可靠的保护。当将副盖从主盖和芯片承载本体之间拆下时，SiC器件的整体高度较低，满足测试需求，提升了SiC器件使用和测试时的便捷性。

公开(公告)号：CN117766568A

公开(公告)日：2024-03-26

申请号：CN202410084935.6

申请日：2024-01-19

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 周瑜 ,  程琳 ,  韩超 ,  汤晓燕 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  张玉明

IPC: H01L29/06 ,  H01L29/861 ,  H01L21/329

Abstract: 本发明涉及一种沟槽二极管雪崩整形器件及其制备方法，N+型衬底层具有斜角侧壁,N‑型外延层的侧壁位于斜角侧壁的延长线上；沟槽区设置于N‑型外延层的上表面下方，沟槽区内间隔设置有若干个沟槽；P+型离子注入区从N‑型外延层的上表面延伸至内部，包括：沟槽注入区和位于沟槽注入区两侧的弧面注入区；沟槽注入区位于沟槽区下方，在沟槽注入区内与沟槽一一对应设置有凸点。本发明通过在P+型离子注入区内设置沟槽注入区并与两侧的弧面注入区相结合，再结合斜角终端特征，弧面注入区与斜角终端形成等效的正斜角结构，缓解了电场集中。若干个凸点进行分压抑制了冶金结拐点位置处的电场集中效应，将电场集中引入体内，利用多点电场集中“准均匀”触发器件。

公开(公告)号：CN110190128B

公开(公告)日：2024-03-19

申请号：CN201910459164.3

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  白瑞杰 ,  汤晓燕 ,  吴勇 ,  袁昊 ,  韩超

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种碳化硅双侧深L形基区结构的MOSFET器件及其制备方法，该MOSFET器件包括：外延层；基区，位于所述外延层的两侧；漂移层，位于所述外延层和所述基区的下表面；衬底层，位于所述漂移层下表面；漏极，位于所述衬底层下表面；第一源区，位于所述基区的预设区域的上表面；第二源区，位于所述基区的其余区域的上表面；源极，位于所述第一源区和所述第二源区的上表面；栅介质层，位于所述外延层的上表面，且与所述基区连接；多晶硅层，位于所述栅介质层内表面；栅极，位于所述多晶硅层的上表面。本发明的这种MOSFET器件，通过改变P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角的电场聚集，提高了器件的击穿电压。

公开(公告)号：CN115692200A

公开(公告)日：2023-02-03

申请号：CN202211329546.2

申请日：2022-10-27

Applicant: 西安电子科技大学芜湖研究院

Inventor： 韩超 ,  谷晓洁 ,  汤晓燕 ,  陶利 ,  王东 ,  吴勇 ,  陈兴 ,  黄永

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 本发明公开了一种栅对准选区JFET注入的VDMOSFET器件及其制备方法，该方法包括：在N+衬底上外延形成N‑漂移区，在N‑漂移区上淀积SiO2层；在SiO2层上使用预设的多晶硅栅的掩膜版形成反转胶图形；刻蚀反转胶图形之间的SiO2层形成凹槽；在SiO2层上表面及凹槽中进行离子注入以在凹槽下方形成JFET区；在N‑漂移区上方依次形成SiO2栅氧化层和多晶硅栅；利用多晶硅栅进行自对准离子注入，以在JFET区两侧分别形成一个P阱，在每个P阱上表面进行离子注入及退火推结，形成N+源区；在SiO2栅氧化层和多晶硅栅上淀积形成层间介质，并在整个器件的上表面形成源极；在N+衬底背面形成漏极。本发明提高了P阱处纵向PN结的承压能力同时有效减小JFET电阻进而提高了VDMOSFET器件导通性和功率优值。

公开(公告)号：CN115632070A

公开(公告)日：2023-01-20

申请号：CN202211260992.2

申请日：2022-10-14

Applicant: 西安电子科技大学芜湖研究院

Inventor： 韩超 ,  苑广安 ,  汤晓燕 ,  王东 ,  吴勇 ,  陶利 ,  陈兴 ,  黄永

IPC: H01L29/861 ,  H01L29/872 ,  H01L29/06 ,  H01L29/16 ,  H01L29/41 ,  H01L21/329

Abstract: 本发明涉及一种钳位电压可选的多台阶肖特基接触SiC‑TVS器件及制备方法，器件包括：碳化硅衬底层，碳化硅衬底层具有第一上表面和第二上表面；碳化硅外延层，碳化硅外延层位于碳化硅衬底层上，在碳化硅外延层上表面的一端边缘形成n级台阶结构；若干负电极，若干负电极分别位于碳化硅外延层上的水平台面之上；正电极，正电极位于碳化硅衬底层的下表面；碳化硅外延层为轻掺杂，碳化硅衬底层的导电类型与碳化硅外延层的导电类型相反。本发明利用SiC的材料特性优势和台面刻蚀终端原理，构造上端电极为肖特基接触的多级斜角台面结构，避免器件边缘发生电场集中，使雪崩击穿发生在器件内部的PN结处。且实现了在单管TVS芯片上更宽范围的钳位电压选择。

公开(公告)号：CN113467562A

公开(公告)日：2021-10-01

申请号：CN202110674626.0

申请日：2021-06-17

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 张艺蒙 ,  丁允 ,  张玉明 ,  汤晓燕 ,  宋庆文

IPC: G05F1/56

Abstract: 本发明涉及一种高端无运放带隙基准源，包括：PTAT电流产生电路、基准源输出电路和启动电路，其中，PTAT电流产生电路的输出端分别连接基准源输出电路的输入端和启动电路的输入端，PTAT电流产生电路用于产生与温度变化呈正相关的正温度系数电流；基准源输出电路用于产生和输出基准电压；启动电路的输出端分别连接PTAT电流产生电路的输入端和基准源输出电路的输入端，启动电路用于确保高端无运放带隙基准源的启动和工作。本发明的高端带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中，而且该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，大大降低了电路的功耗和复杂度。

公开(公告)号：CN113451222A

公开(公告)日：2021-09-28

申请号：CN202110765371.9

申请日：2021-07-06

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  杨浩航 ,  袁昊 ,  汤晓燕 ,  刘科宇 ,  韩超 ,  吴勇 ,  张玉明

IPC: H01L23/04 ,  H01L23/48

Abstract: 本发明公开了一种针脚可调节碳化硅功率器件封装外壳，包括：封装壳体、至少一个绝缘隔板、至少两个滑轨结构、至少两个滑块和至少两个器件针脚；封装壳体，底部开设有容纳槽，内部设置有碳化硅芯片；绝缘隔板，水平固设在容纳槽内，两端与容纳槽的两端固定连接；滑轨结构，位于绝缘隔板上以及容纳槽的侧壁上，或位于绝缘隔板的一侧；滑块，与滑轨结构滑动连接；绝缘隔板将两个滑块分隔；滑块，与器件针脚固定连接。本发明通过器件针脚与滑块连接，滑块可以在滑轨结构上滑动，因此，与滑块连接的器件针脚可以在封装壳体的底部移动，从而可以调节器件针脚的位置，扩展了使用场景，以适应各种应用环境以及测试条件，而且不会影响器件的正常使用。

公开(公告)号：CN110190128A

公开(公告)日：2019-08-30

申请号：CN201910459164.3

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  白瑞杰 ,  汤晓燕 ,  吴勇 ,  袁昊 ,  韩超

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明涉及一种碳化硅双侧深L形基区结构的MOSFET器件及其制备方法，该MOSFET器件包括：外延层；基区，位于所述外延层的两侧；漂移层，位于所述外延层和所述基区的下表面；衬底层，位于所述漂移层下表面；漏极，位于所述衬底层下表面；第一源区，位于所述基区的预设区域的上表面；第二源区，位于所述基区的其余区域的上表面；源极，位于所述第一源区和所述第二源区的上表面；栅介质层，位于所述外延层的上表面，且与所述基区连接；多晶硅层，位于所述栅介质层内表面；栅极，位于所述多晶硅层的上表面。本发明的这种MOSFET器件，通过改变P型基区的结构，在不增大器件元胞面积的情况下，降低了槽栅拐角的电场聚集，提高了器件的击穿电压。

公开(公告)号：CN119789499A

公开(公告)日：2025-04-08

申请号：CN202411969917.2

申请日：2024-12-30

Applicant: 西安电子科技大学芜湖研究院 ,  西安电子科技大学

Inventor： 韩超 ,  毕胜锦 ,  宋庆文 ,  迟奔奔 ,  汤晓燕 ,  郭永征

IPC: H10D62/10 ,  H10D62/83 ,  H10D8/50 ,  H01L23/31

Abstract: 本发明公开了一种碳化硅微区电荷调制终端结构，该碳化硅微区电荷调制终端结构包括：碳化硅衬底层、N‑外延层、P+区域、阳极、阴极、SiO2钝化层和P‑JTE区，P‑JTE区与P+区域相邻设置，P‑JTE区设置于N‑外延层的内部，且P‑JTE区的上表面与SiO2钝化层的底面接触，P‑JTE区包括数个JTE分区，数个JTE分区的边缘与SiO2钝化层的底面之间形成夹角，相邻两个JTE分区之间的交叠深度小于等于P+区域的深度，P‑JTE区的深度大于等于P+区域的深度。本发明的微区电荷调制终端结构对JTE边缘进行结构修正，构造斜面几何掺杂结构，形成边缘局部理想变化的电荷梯度，实现了JTE边缘电场优化，使电场均匀化。

公开(公告)号：CN110323283B

公开(公告)日：2024-11-05

申请号：CN201910458067.2

申请日：2019-05-29

Applicant: 西安电子科技大学芜湖研究院

Inventor： 宋庆文 ,  张玉明 ,  汤晓燕 ,  袁昊 ,  吴勇 ,  何艳静 ,  韩超 ,  梁家铖

IPC: H01L29/872 ,  H01L21/329

Abstract: 本发明涉及一种浮结型肖特基势垒二极管，包括：衬底层1；外延层2，位于所述衬底层1上层；浮结层4，位于所述外延层2上层的两侧；绝缘型多晶硅层5，位于所述浮结层4上层；沟槽6，位于所述绝缘型多晶硅层5上层；肖特基接触阴极7，位于所述衬底层1下层；肖特基接触阳极8，覆盖所述外延层2、所述绝缘型多晶硅层5和所述沟槽6。本发明提出的二极管，通过改善浮结型肖特基势垒二极管的工艺步骤，不需要二次生长外延层，增大了器件击穿电压，减小了导通电阻，提升了功率优值，降低了工艺难度和成本。