公开(公告)号：CN119317178A

公开(公告)日：2025-01-14

申请号：CN202411408192.X

申请日：2024-10-10

Applicant: 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 刘建 ,  赵明琪 ,  税国华 ,  刘青 ,  杨法明 ,  肖添 ,  路婉婷 ,  张金龙 ,  陆泽灼 ,  陈俊吉 ,  曹荐 ,  谭星宇 ,  刘广川

IPC: H10D86/00 ,  H10D86/01 ,  H01L21/77

Abstract: 本发明公开一种在双多晶自对准双极结型晶体管工艺中集成CMOS器件的方法及结构，方法包括依次形成双多晶自对准双极结型晶体管的N型一次埋层(103)、NMOS的P型一次埋层(104)、PMOS的N型二次埋层(105)；在SOI硅衬底上形成外延层(106)；在外延层(106)中形成NMOS的P型阱区(107)以及PMOS的N型阱区(108)；形成双多晶自对准双极结型晶体管和NMOS/PMOS的全介质岛隔离等步骤。本发明的半导体器件可实现高性能NPN/PNP与CMOS器件的各种组合，有效提升工艺整体器件特性，以满足更广泛及更高需求的应用技术领域，提升芯片电学性能。

公开(公告)号：CN119317177A

公开(公告)日：2025-01-14

申请号：CN202411408185.X

申请日：2024-10-10

Applicant: 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

Inventor： 刘建 ,  赵明琪 ,  税国华 ,  刘青 ,  杨法明 ,  肖添 ,  路婉婷 ,  张金龙 ,  陆泽灼 ,  陈俊吉 ,  曹荐 ,  谭星宇 ,  刘广川

IPC: H10D86/00 ,  H10D86/01 ,  H01L21/77

Abstract: 本发明公开一种在双多晶自对准双极结型晶体管工艺中集成厚薄栅氧CMOS器件的方法及结构，方法包括提供SOI硅衬底；依次形成双多晶自对准双极结型晶体管的N型一次埋层(103)、薄栅氧NMOS的P型一次埋层(104)、厚栅氧NMOS的P型二次埋层(105)；在SOI硅衬底上形成外延层(106)；在外延层中形成薄栅氧NMOS的P型一次阱区(107)以及厚栅氧NMOS的P型二次阱区(108)等步骤。本发明中的半导体器件可实现高性能NPN/PNP与厚薄栅氧CMOS器件的各种组合，有效提升工艺整体器件特性，以满足更广泛及更高需求的应用技术领域，提升芯片电学性能。

公开(公告)号：CN119783335A

公开(公告)日：2025-04-08

申请号：CN202411824684.7

申请日：2024-12-12

Applicant: 中国电子科技集团公司第二十四研究所

Inventor： 税国华 ,  龙翠平 ,  朱梦蝶 ,  刘建 ,  刘青 ,  阚玲 ,  谭磊 ,  陆泽灼 ,  朱煜开

IPC: G06F30/20 ,  G06F17/10 ,  G06F17/11

Abstract: 本发明公开了一种可修调金属薄膜帽形电阻的阻值计算方法，包括：预先确定可修调金属薄膜帽形电阻的尺寸参数；将所述可修调金属薄膜帽形电阻划分为四个区域，并分别计算第一区域、第二区域和第三区域的电阻；根据预先确定的电阻修正参数计算第四区域的电阻；根据四个区域的电阻计算可修调金属薄膜帽形电阻的总电阻。本发明中，采用对高精度放大器的可修调金属薄膜帽形电阻部分电阻计算采用拆分并联的方式，并增加修正因子，通过分段和流片相结合的拟合方式得到的可修调金属薄膜帽形电阻的计算方法，计算得到的电阻误差均在5％以内，计算的电阻精度有明显提升，可以用于高精度放大器的可修调金属薄膜帽形电阻设计。

公开(公告)号：CN107946301A

公开(公告)日：2018-04-20

申请号：CN201710101799.7

申请日：2017-02-24

Applicant: 重庆中科渝芯电子有限公司

Inventor： 陈文锁 ,  张培健 ,  钟怡 ,  刘建 ,  陆泽灼

IPC: H01L27/07 ,  H01L21/8249

CPC classification number: H01L27/0727 ,  H01L21/8249

Abstract: 本发明公开了一种肖特基势垒接触的沟槽型超势垒整流器及其制造方法；所述肖特基势垒接触的沟槽型超势垒整流器包括上电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、第二导电类型埋层、栅介质层、栅电极层、肖特基势垒接触区和下电极层。所述肖特基势垒接触的沟槽型超势垒整流器属于超势垒整流器类型，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的沟槽型超势垒整流器具有制造工艺简单和方便应用的优点。

公开(公告)号：CN119108351A

公开(公告)日：2024-12-10

申请号：CN202411235998.3

申请日：2024-09-04

Applicant: 重庆中科渝芯电子有限公司

Inventor： 林成鹏 ,  刘青 ,  刘建 ,  甘和红 ,  税国华 ,  阚玲 ,  杨法明 ,  李光波 ,  龚榜华 ,  陆泽灼 ,  殷万军 ,  张金龙

IPC: H01L21/8238

Abstract: 本发明公开一种基于标准双极器件的BiCMOS集成方法，步骤为：1)在衬底上形成A个埋层区和多个隔离区。2)形成场区。3)形成第一基区和第二基区。4)利用掩膜图形刻蚀第一栅氧层，再次氧化生长第二栅氧层和第三栅氧层，形成厚薄栅氧。5)形成MOS管的栅氧多晶。6)形成第一发射区，第一基极重接触区，第一CMOS源漏区，第二DMOS源漏。7)形成第二发射区，第二基极重接触，第二CMOS源漏区，第三DMOS源漏区。8)形成第一介质层。9)利用掩膜版刻蚀出CT孔。进行金属淀积，利用掩膜图形刻蚀出金属端头，形成BJT,CMOS，DMOS器件。本发明在不增加光刻层的情况下，实现了互补双极工艺，丰富了器件可选择种类，以满足更广泛及更高需求的应用技术领域。

公开(公告)号：CN206657810U

公开(公告)日：2017-11-21

申请号：CN201720168934.5

申请日：2017-02-24

Applicant: 重庆中科渝芯电子有限公司

Inventor： 陈文锁 ,  张培健 ,  钟怡 ,  刘建 ,  陆泽灼

IPC: H01L27/07 ,  H01L21/8249

Abstract: 本实用新型公开了一种肖特基势垒接触的沟槽型超势垒整流器；所述肖特基势垒接触的沟槽型超势垒整流器包括上电极层、重掺杂第一导电类型衬底层、轻掺杂第一导电类型外延层、第二导电类型体区、第二导电类型埋层、栅介质层、栅电极层、肖特基势垒接触区和下电极层。所述肖特基势垒接触的沟槽型超势垒整流器属于超势垒整流器类型，其可调节的肖特基势垒接触区可以采用常规肖特基势垒的制造工艺形成，能够依据具体应用条件方便的调节反向漏电水平和正向导通能力之间的匹配关系。从而该肖特基势垒接触的沟槽型超势垒整流器具有制造工艺简单和方便应用的优点。(ESM)同样的发明创造已同日申请发明专利