公开(公告)号：CN117677199A

公开(公告)日：2024-03-08

申请号：CN202310631913.2

申请日：2023-05-31

Applicant: 铠侠股份有限公司

Inventor： 滨田龙文 ,  満野阳介 ,  九鬼知博 ,  森川雄介 ,  増田亮二 ,  佐藤弘康

IPC: H10B43/10 ,  H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B43/50

Abstract: 本发明涉及一种半导体存储装置及其制造方法。本实施方式的半导体存储装置具备将第1绝缘层与第1导电层在第1方向交替地积层而成的积层体。柱状体包含在积层体内在第1方向延伸的第1绝缘体部、设置在第1绝缘体部与积层体之间的第1半导体部、及设置在第1半导体部与积层体之间的第2绝缘体部、以及设置在第2绝缘体部与积层体之间的第3绝缘体部，且具有第1端部与处于该第1端部的相反侧的第2端部。第2导电层设置在积层体上，且在柱状体的第1端部电连接于第1半导体部。第1绝缘体部在柱状体的第1端部封闭第1半导体部的内侧，且在比第1端部接近第2端部的位置在第1半导体部的内侧具有空间。

公开(公告)号：CN118591188A

公开(公告)日：2024-09-03

申请号：CN202410201372.4

申请日：2024-02-23

Applicant: 铠侠股份有限公司

Inventor： 満野阳介 ,  増田亮二 ,  滨田龙文 ,  九鬼知博 ,  森川雄介

IPC: H10B43/35 ,  H10B41/35 ,  H10B41/20 ,  H10B43/20

Abstract: 本发明提供一种具备使通道部的载流子迁移率提升的存储单元阵列的半导体存储装置及其制造方法。本实施方式的半导体存储装置是一种芯片状半导体存储装置。积层体是多个第1绝缘层、及作为存储单元晶体管的控制栅极发挥功能的多个第1导电层在第1方向交替积层。第1柱状体包含第1半导体部，该第1半导体部在积层体内在第1方向延伸。绝缘膜设置在半导体存储装置的端部。第2柱状体包含第2半导体部，该第2半导体部在绝缘膜内在第1方向延伸且在第1方向比第1半导体部短。第2柱状体底部中的第2半导体部的第1导电型杂质浓度高于第1柱状体的与第1导电层的交叉部中的第1半导体部的第1导电型杂质浓度。