公开(公告)号：CN111161773B

公开(公告)日：2024-10-01

申请号：CN201811326930.0

申请日：2018-11-08

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G11C11/4076 ,  G11C29/02

Abstract: 本发明提供一种低频时钟占空比校准电路、校准方法和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器低频工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本发明能够在低频工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。

公开(公告)号：CN115602223A

公开(公告)日：2023-01-13

申请号：CN202110778319.7

申请日：2021-07-09

Applicant: 长鑫存储技术有限公司(CN)

Inventor： 刘格言

IPC: G11C11/413

Abstract: 本申请实施例提供了一种编译方法、编译电路、模式寄存器和存储器，该编译方法包括：接收待编译信号和电阻匹配信号；对待编译信号进行编译处理，得到编译结果信号；在待编译信号为预留码的情况下，基于电阻匹配信号对编译结果信号进行兼容选择处理，确定第一编译值。这样，通过预先设置预留码的编译规则，使得模式寄存器可以编译应用平台发送的预留码，避免模式寄存器接收到预留码后出现无法工作的问题；另外，根据电阻匹配信号的不同，预留码的编译结果不同，从而模式寄存器能够调整DRAM中的电阻阻值，以便匹配不同的应用平台，提高了模式寄存器对于不同应用平台的兼容性。

公开(公告)号：CN109977437A

公开(公告)日：2019-07-05

申请号：CN201711448571.1

申请日：2017-12-27

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G06F17/50

Abstract: 本发明提供了一种晶体管级电路的验证方法，首先，建立验证平台，验证平台能够模拟半导体存储器的晶体管级电路功能，之后，输入功能测试信号至晶体管级电路生成第一验证信号，并且输入功能测试信号至验证平台进行仿真，验证平台将第一验证信号和仿真结果进行比较，得到晶体管级电路的验证信息，不仅实现了对晶体管级电路的功能验证，提高了验证效率和准确率，还可以通过得到的验证信息对晶体管级电路进行修改。本发明还提供了一种晶体管级电路的验证装置、晶体管级电路的验证设备以及计算机可读存储介质。

公开(公告)号：CN109977437B

公开(公告)日：2023-01-03

申请号：CN201711448571.1

申请日：2017-12-27

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G06F30/398

Abstract: 本发明提供了一种晶体管级电路的验证方法，首先，建立验证平台，验证平台能够模拟半导体存储器的晶体管级电路功能，之后，输入功能测试信号至晶体管级电路生成第一验证信号，并且输入功能测试信号至验证平台进行仿真，验证平台将第一验证信号和仿真结果进行比较，得到晶体管级电路的验证信息，不仅实现了对晶体管级电路的功能验证，提高了验证效率和准确率，还可以通过得到的验证信息对晶体管级电路进行修改。本发明还提供了一种晶体管级电路的验证装置、晶体管级电路的验证设备以及计算机可读存储介质。

公开(公告)号：CN112837727A

公开(公告)日：2021-05-25

申请号：CN202110126316.5

申请日：2021-01-29

Applicant: 长鑫存储技术有限公司

Inventor： 谷银川 ,  刘格言

IPC: G11C11/406 ,  G11C11/408

Abstract: 本发明实施例提供一种刷新电路及存储器，刷新电路包括：刷新控制模块，用于接收并执行刷新命令，以输出行地址刷新信号；还用于接收工艺角信号，以调整所述刷新命令的执行比例，所述工艺角信号表征的工艺角越快，调整后的所述执行比例越高；行寻址器，用于接收所述行地址刷新信号，并输出待刷新的单行地址；阵列刷新装置，用于根据所述单行地址进行单行刷新操作，且在单行刷新结束后输出单行刷新结束信号。本发明实施例有利于减少刷新电流的消耗。

公开(公告)号：CN111193498A

公开(公告)日：2020-05-22

申请号：CN201811351467.5

申请日：2018-11-14

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: H03K3/017 ,  G11C11/4076

Abstract: 本发明实施例提供一种时钟占空比校准电路及校准方法，电路包括具有至少三个串联的延时链的延时链组，延时链组根据接收的时钟信号，通过各延时链生成调节时钟信号占空比的延时信号；位于首端的延时链输出的延时信号的延时精度能够使输入时钟信号的占空比粗略接近50％，位于尾端的延时链输出的延时信号的延时精度能够使输入时钟信号的占空比达到50％±1％；时钟发生器用于接收输入时钟信号和位于尾端的延时链输出的延时信号并发出输出时钟信号；占空比检测器用于检测输出时钟信号的占空比，并根据占空比调整各延时链的长度。本发明实施例通过设置多个调节不同精度的延时链，能够实现在任意时钟信号频率时，快速精准的调节时钟信号的占空比至50％±1％。

公开(公告)号：CN111161784A

公开(公告)日：2020-05-15

申请号：CN201811327624.9

申请日：2018-11-08

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G11C29/02 ,  G11C11/4076

Abstract: 本发明提供一种全频带时钟占空比校准电路、校准方法和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器全频带工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本发明能够在全频带工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。

公开(公告)号：CN111161783A

公开(公告)日：2020-05-15

申请号：CN201811326942.3

申请日：2018-11-08

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G11C29/02 ,  G11C7/22 ,  G11C11/4076

Abstract: 本发明涉及集成电路技术领域，具体而言，涉及一种占空比校准电路、存储器及占空比校准电路的调整方法。该占空比校准电路包括：信号调整电路，用于接收并调整第一时钟信号以生成第二时钟信号；占空比检测电路，连接所述信号调整电路，用于检测所述第二时钟信号的占空比并将检测结果反馈至所述信号调整电路，所述占空比检测电路包括可调电容器；工艺角检测单元，与所述可调电容器连接，用于检测存储器的工艺角参数并根据所述工艺角参数调整所述可调电容器的电容值。该方案可针对不同的工艺角参数选取适当的电容值，从而能够提高占空比检测电路的可靠性和准确性。

公开(公告)号：CN111161771A

公开(公告)日：2020-05-15

申请号：CN201811326927.9

申请日：2018-11-08

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G11C11/4063 ,  H03K3/017

Abstract: 本发明提供一种高频时钟占空比校准电路、校准方法和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器高频工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本发明能够在高频工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。

公开(公告)号：CN111161783B

公开(公告)日：2024-12-06

申请号：CN201811326942.3

申请日：2018-11-08

Applicant: 长鑫存储技术有限公司

Inventor： 刘格言

IPC: G11C29/02 ,  G11C7/22 ,  G11C11/4076

Abstract: 本发明涉及集成电路技术领域，具体而言，涉及一种占空比校准电路、存储器及占空比校准电路的调整方法。该占空比校准电路包括：信号调整电路，用于接收并调整第一时钟信号以生成第二时钟信号；占空比检测电路，连接所述信号调整电路，用于检测所述第二时钟信号的占空比并将检测结果反馈至所述信号调整电路，所述占空比检测电路包括可调电容器；工艺角检测单元，与所述可调电容器连接，用于检测存储器的工艺角参数并根据所述工艺角参数调整所述可调电容器的电容值。该方案可针对不同的工艺角参数选取适当的电容值，从而能够提高占空比检测电路的可靠性和准确性。