公开(公告)号：US09029827B2

公开(公告)日：2015-05-12

申请号：US14062609

申请日：2013-10-24

Applicant: Unity Semiconductor Corporation

Inventor： Lidia Vereen ,  Bruce Lynn Bateman ,  Louis Parrillo ,  Elizabeth Friend ,  David Eggleston

IPC: H01L45/00 ,  H01L27/24

CPC classification number: H01L45/145 ,  H01L27/2481 ,  H01L45/08 ,  H01L45/12 ,  H01L45/1226 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/16 ,  H01L45/1666 ,  H01L45/1683

Abstract: In an example, a single damascene structure is formed by, for example, providing a dielectric layer, forming a void in the dielectric layer, and forming a portion of a first two-terminal resistive memory cell and a portion of a second two-terminal resistive memory cell within the void. The portions of the two-terminal resistive memory cells may be vertically stacked within the void.

Abstract translation: 在一个示例中，通过例如提供电介质层，在电介质层中形成空隙，以及形成第一两端电阻存储单元的一部分和第二两端的一部分，形成单个镶嵌结构 电阻记忆体在空隙内。 两端电阻式存储单元的部分可以垂直地堆叠在空隙内。