公开(公告)号：WO2020184777A1

公开(公告)日：2020-09-17

申请号：PCT/KR2019/004534

申请日：2019-04-16

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  이수희

IPC: H01L29/786 ,  H01L21/02 ,  H01L21/324 ,  H01L29/66

Abstract: 산화물 반도체 박막 트랜지스터의 제조 방법이 개시된다. 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조 방법은 기판 상에 채널 영역, 소스 영역 및 드레인 영역을 포함하는 산화물 반도체층을 형성하는 단계; 상기 채널 영역 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계; 및 상기 소스 영역 및 상기 드레인 영역 상에 각각 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고, 상기 산화물 반도체층을 형성하는 단계는, 상기 산화물 반도체층의 소스 영역 및 드레인 영역에 선택적으로 플루오린(fluorine; F)계 가스로 플라즈마 처리하는 단계를 더 포함하고, 상기 소스 영역 및 상기 드레인 영역은 2X10 14 /cm 3 내지 17.5X10 21 /cm 3 농도의 플루오린(F) 원소를 포함하는 것을 특징으로 한다.

公开(公告)号：WO2019083099A1

公开(公告)日：2019-05-02

申请号：PCT/KR2018/000782

申请日：2018-01-17

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  김효민

IPC: H01L51/52 ,  H01L51/50 ,  H01L51/00 ,  H01L51/56

CPC classification number: H01L51/00 ,  H01L51/50 ,  H01L51/52 ,  H01L51/56

Abstract: 본 발명은 전하 생성 접합층을 포함하는 박막형 발광소자 및 그 제조방법을 개시한다. 본 발명의 일 실시예에 전하 생성 접합층을 포함하는 박막형 발광소자는 음극; 상기 음극 상에 형성되고, 전하 생성 접합층, 전자 주입/수송층, 박막형 발광층 및 정공 주입/수송층을 순차적으로 포함하는 적어도 하나 이상의 발광 유닛; 및 상기 적어도 하나 이상의 발광유닛 상에 형성되는 음극을 포함하고, 상기 전하 생성 접합층은 p형 반도체층 및 n형 반도체층이 형성된 레이어-바이-레이어 구조이고, 상기 박막형 발광소자는 상기 n형 반도체층을 어닐링 처리하여 상기 p형 반도체층 및 n형 반도체층의 계면의 산소 공공의 농도를 조절하는 것을 특징으로 한다.

公开(公告)号：WO2018056578A1

公开(公告)日：2018-03-29

申请号：PCT/KR2017/008892

申请日：2017-08-16

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  황은사 ,  김효민

IPC: H01L51/50 ,  H01L51/00 ,  H01L51/52 ,  H01L27/32 ,  H01L51/56

Abstract: 본 발명은 전하 생성 접합층을 포함하는 양자점 발광소자의 구조 및 그 제조방법을 개시한다. 본 발명의 일 실시예에 따른 음극, p형 반도체층 및 n형 반도체층을 포함하는 제1 전하 생성 접합층, 양자점 발광층, 정공 수송층, p형 반도체층 및 n형 반도체층을 포함하는 제2 전하 생성 접합층 및 양극을 포함하고, 상기 제1 전하 생성 접합층 및 제2 전하 생성 접합층을 용액 공정으로 형성하여 전하의 생성 및 주입을 안정화하고, 공정 시간을 단축시키며, 양자점 발광소자의 양극 또는 음극의 일함수 (Work-function)에 대한 문제점을 개선할 수 있는 것을 특징으로 한다.

Abstract translation: 本发明公开了包括电荷产生接合层的量子点发光器件的结构及其制造方法。 根据本发明实施例的包括阴极，p型半导体层和n型半导体层的第一电荷产生结层，包括量子点发光层，空穴传输层，p型半导体层， 形成接合层和正电极，其中第一电荷产生接合层和第二电荷产生接合层通过溶液工艺形成以稳定电荷产生和注入，缩短处理时间， 可以改善阴极的功函数。

公开(公告)号：WO2017119609A1

公开(公告)日：2017-07-13

申请号：PCT/KR2016/013896

申请日：2016-11-29

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  김용환 ,  엄재광

IPC: H01L51/56 ,  H01L51/00 ,  H01L27/32 ,  H01L29/786

CPC classification number: H01L27/32 ,  H01L29/786 ,  H01L51/00 ,  H01L51/56

Abstract: 플렉서블 디스플레이 장치 및 그의 제조 방법을 제공한다. 본 발명의 플렉서블 디스플레이 장치는 캐리어 기판 상에 폴리이미드계 용액을 코팅하여 제1 폴리이미드계 층을 형성하는 단계, 제1 폴리이미드계 층 상에 산화물 박막 트랜지스터 어레이를 형성하는 단계, 산화물 박막 트랜지스터 어레이 상에 폴리이미드계 용액을 코팅하여 제2 폴리이미드계 층을 형성하는 단계, 제2 폴리이미드계 층 상에 유기 발광 다이오드를 형성하는 단계 및 캐리어 기판을 제거하는 단계를 포함하며, 산화물 박막 트랜지스터 어레이를 형성하는 단계는 상기 제1 폴리이미드계 층과 상기 제2 폴리이미드계 층 사이에 위치하도록 상기 산화물 박막 트랜지스터 어레이를 형성하는 산화물 박막 트랜지스터 어레이를 형성할 수 있다.

Abstract translation: 提供了一种柔性显示装置及其制造方法。 根据本发明的柔性显示装置是一种聚酰亚胺，其包括：溶液涂层以形成第一聚酰亚胺层，在形成第一聚酰亚胺层，在载体衬底上的氧化物薄膜晶体管阵列上的氧化物薄膜晶体管阵列的步骤 通过涂覆在形成第二聚酰亚胺层的聚酰亚胺溶液中，第一包括去除步骤和载体衬底的步骤，以形成第二聚酰亚胺层，氧化物薄膜晶体管阵列上的有机发光二极管 可以形成氧化物薄膜晶体管阵列，该氧化物薄膜晶体管阵列形成氧化物薄膜晶体管阵列，使得其位于第一聚酰亚胺基层和第二聚酰亚胺基层之间。

公开(公告)号：WO2017061669A1

公开(公告)日：2017-04-13

申请号：PCT/KR2016/000178

申请日：2016-01-08

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  엄재광 ,  김용환

IPC: H01L29/786

CPC classification number: H01L29/786

Abstract: 듀얼 게이트 박막 트랜지스터가 개시된다. 본 발명의 실시예에 따른 듀얼 게이트 박막 트랜지스터는 기판, 기판 상에 위치된 제1 게이트 전극, 제1 게이트 전극 상에 위치된 산화물 반도체층, 산화물 반도체층에 위치된 소스 전극 및 드레인 전극 및 산화물 반도체층 상에 위치된 제2 게이트 전극을 포함한다. 여기서, 제1 및 제2 게이트 전극은 듀얼 게이트 박막 트랜지스터의 수직축을 기준으로 소스 전극 및 드레인 전극 사이의 오프셋 영역을 포함하며, 오프셋 영역에 해당하는 산화물 반도체층은 할로겐계 가스로 플라즈마 처리된다.

Abstract translation: 公开了一种双栅极薄膜晶体管。 根据本发明的实施例的双栅极薄膜晶体管包括：基板; 设置在所述基板上的第一栅电极; 设置在所述第一栅电极上的氧化物半导体层; 设置在所述氧化物半导体层上的源电极和漏电极; 以及设置在所述氧化物半导体层上的第二栅电极。 第一和第二栅电极相对于双栅极薄膜晶体管的垂直轴包括源电极和漏电极之间的偏移区域，并且对应于偏移区域的氧化物半导体层用卤素等离子体处理 的气体。

公开(公告)号：WO2018212443A1

公开(公告)日：2018-11-22

申请号：PCT/KR2018/003305

申请日：2018-03-22

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  박민상

IPC: H01L27/12 ,  H01L33/00 ,  H01L51/00 ,  H01L51/50

Abstract: 본 발명은 스트레처블 전자 소자의 제조 방법을 개시한다. 본 발명의 실시예에 따른 스트레처블 전자 소자의 제조 방법은 제1 캐리어 기판(carrier substrate) 상에 적어도 하나 이상의 반도체 소자(semiconductor device)를 형성하는 단계; 상기 반도체 소자를 적어도 하나 이상 포함하는 반도체 소자 어레이(semiconductor device array)를 분리하여 반도체 소자 어레이 패턴을 형성하는 단계; 상기 반도체 소자 어레이 패턴(semiconductor device array pattern)을 상기 제1 캐리어 기판으로부터 박리(release)시키는 단계; 및 제2 캐리어 기판 상에 스트레처블 기판(stretchable substrate)을 형성하는 단계; 상기 박리된 반도체 소자 어레이 패턴을 상기 스트레처블 기판 상에 전사(transfer)하는 단계를 포함하는 것을 특징으로 한다.

公开(公告)号：WO2018084421A1

公开(公告)日：2018-05-11

申请号：PCT/KR2017/010038

申请日：2017-09-13

Applicant: 경희대학교산학협력단

Inventor： 장진 ,  김태헌

IPC: H01L29/786 ,  H01L27/32

Abstract: 본 발명은 산화물 반도체 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 반도체 트랜지스터는 기판 상에 형성되는 제1 게이트 전극, 제1 게이트 전극 상에 용액 공정에 의해 형성되는 제1 게이트 절연막, 제1 게이트 절연막 일측에 형성되는 소스 전극 및 드레인 전극, 제1 게이트 절연막, 소스 전극 및 드레인 전극 상에 용액 공정에 의해 형성되는 산화물 반도체막, 산화물 반도체막 상에 용액 공정에 의해 형성되는 제2 게이트 절연막, 제2 게이트 절연막 일측에 소스 전극 및 드레인 전극과 각각 전기적으로 연결되는 픽셀 전극 및 제2 게이트 절연막 상에 형성되는 제2 게이트 전극을 포함하고, 제1 게이트 절연막, 산화물 반도체막 및 제2 게이트 절연막을 용액 공정으로 형성하며, 제2 게이트 전극을 소스 전극 및 드레인 전극 내에 1㎛ 이상의 오프셋을 가져 드레인 전류를 감소시켜 산화물 반도체 트랜지스터의 전기적 특성을 안정화시키는 것을 특징으로 한다.

Abstract translation: 本发明公开了一种氧化物半导体晶体管及其制造方法。 根据本发明的一个实施例的氧化物半导体晶体管包括第一栅电极，第一栅极的第一栅极绝缘膜是一种通过在电极上的溶液工艺形成，第一栅极绝缘膜，其形成在基板上形成在一侧上的源极电极和漏极 第二栅绝缘膜，通过溶液工艺形成在氧化物半导体膜上;源电极和漏极，位于第二栅绝缘膜的一侧; 以及形成在所述第二栅极绝缘膜上的第二栅极电极，其中所述第一栅极绝缘膜，所述氧化物半导体膜和所述第二栅极绝缘膜通过溶液工艺形成，并且所述第二栅极电极 在源电极和漏电极中具有1μm或更大的偏移量，由此减小漏极电流， 在其特征在于用于稳定晶体管的电特性。