이미지 처리 장치와 이를 포함하는 이미지 처리 시스템
    3.
    发明公开
    이미지 처리 장치와 이를 포함하는 이미지 처리 시스템 审中-实审
    图像处理装置和具有图像处理装置的图像处理系统

    公开(公告)号:KR1020160012802A

    公开(公告)日:2016-02-03

    申请号:KR1020140095003

    申请日:2014-07-25

    CPC classification number: H04N5/378 H04N5/3698 H04N5/3745

    Abstract: 본발명의실시예에따른이미지처리장치는픽셀로부터출력된픽셀신호에관련된이미지신호의레벨에기초하여스위치제어신호들을생성하는스위치신호생성기, 제1입력단자와제2입력단자를포함하는증폭기, 램프신호를생성하는램프신호생성기, 및상기스위치제어신호들을이용하여복수의커패시터들의배열을조절하고, 조절된배열을이용하여상기픽셀신호와상기램프신호각각의감쇠여부를제어하고, 제어의결과에따라생성된신호들을상기제1입력단자와상기제2입력단자로전송하는감쇠제어회로를포함한다.

    Abstract translation: 根据本发明的实施例,图像处理装置包括:开关信号发生器,用于基于与从像素输出的像素信号相关联的图像信号的电平产生开关控制信号; 放大器,包括第一和第二输入端子; 灯信号发生器,用于产生灯信号; 以及衰减控制电路,用于通过使用开关控制信号来控制多个电容器的阵列,通过使用受控阵列来控制每个像素信号和灯信号的衰减,以及根据控制结果生成的信号 第一和第二输入端子。

    DTV의 아날로그 프론트 엔드, 이를 포함하는 디지털 TV 시스템, 및 이들의 동작 방법
    4.
    发明公开
    DTV의 아날로그 프론트 엔드, 이를 포함하는 디지털 TV 시스템, 및 이들의 동작 방법 有权
    具有数字电视,数字电视系统的模拟前端及其方法

    公开(公告)号:KR1020120119534A

    公开(公告)日:2012-10-31

    申请号:KR1020110037515

    申请日:2011-04-21

    Abstract: PURPOSE: An analog front end of a digital television, a digital television system including the same and an operating method are provided to include a phase locked loop, thereby generating sampling frequency including low jitter which is universally used for the diverse digital television standard. CONSTITUTION: A first selection circuit(32) outputs differential audio intermediate frequency signals or differential TV broadcasting signals in response to a first selection signal. A second selection circuit(34a) outputs at least one of clock signals having different sampling frequency in response to a second selection signal. An analog digital converter(36) converts output signals of the first selection circuit into digital codes according to the sampling frequency of the clock signals. The first selection circuit includes a single-to-differential converter and first and second multiplexers.

    Abstract translation: 目的:提供数字电视的模拟前端,包括该数字电视的数字电视系统和操作方法,以包括锁相环,从而产生包括普遍用于多种数字电视标准的低抖动的采样频率。 构成:响应于第一选择信号,第一选择电路(32)输出差分音频中频信号或差分电视广播信号。 第二选择电路(34a)响应于第二选择信号输出具有不同采样频率的时钟信号中的至少一个。 模拟数字转换器(36)根据时钟信号的采样频率将第一选择电路的输出信号转换成数字码。 第一选择电路包括单对差分转换器和第一和第二多路复用器。

    반도체 테스트 시스템 및 이 시스템의 테스트 방법
    5.
    发明授权
    반도체 테스트 시스템 및 이 시스템의 테스트 방법 失效
    半导体测试系统及其测试方法

    公开(公告)号:KR100487946B1

    公开(公告)日:2005-05-06

    申请号:KR1020020051598

    申请日:2002-08-29

    CPC classification number: G06F11/2733 G01R31/31908 G01R31/31926

    Abstract: 본 발명은 반도체 테스트 시스템 및 이 시스템의 테스트 방법을 공개한다. 이 시스템은 복수개의 데이터 입출력 핀들을 구비하고, 복수개의 데이터 입출력 핀들을 통하여 데이터를 입출력하는 테스터, 테스터에 의해서 테스트되는 복수개의 반도체 칩들, 및 리드 동작시에 복수개의 반도체 칩들 각각으로부터 출력되는 데이터를 순차적으로 테스터로 출력하는 리드 회로와, 라이트 동작시에 테스터로부터 입력되는 데이터를 동시에 복수개의 칩들로 동시에 인가하는 라이트 회로를 구비하는 제어회로로 구성되어 있다. 따라서, 테스터의 데이터 입출력 핀의 수에 제한되지 않고 많은 수의 반도체 칩들을 동시에 테스트하는 것이 가능하다.

    레벨 쉬프터
    6.
    发明授权

    公开(公告)号:KR100476453B1

    公开(公告)日:2005-03-17

    申请号:KR1020020072018

    申请日:2002-11-19

    Inventor: 박호진 이호영

    Abstract: 본 발명은 레벨 쉬프터를 공개한다. 이 회로는 제1전원전압과 접지전압사이에 연결되고 입력 신호를 반전하는 제1인버터, 제2전원전압과 제1노드사이에 연결되고 제1인버터의 출력신호에 응답하여 제1노드를 충전하는 제1풀업 트랜지스터, 제2전원전압과 제2노드사이에 연결되고 입력 신호에 응답하여 제2노드를 충전하는 제2풀업 트랜지스터, 제1노드와 접지전압사이에 연결되고 제1인버터의 출력신호에 응답하여 제1노드를 방전하는 제1풀다운 트랜지스터, 제2노드와 접지전압사이에 연결되고 입력 신호에 응답하여 제2노드를 방전하는 제2풀다운 트랜지스터, 제2전원전압과 접지전압사이에 연결되고 제1노드의 전압 레벨의 변화에 응답하여 제2노드의 전압 레벨의 변화를 가속화하는 제2인버터, 및 제2전원전압과 접지전압사이에 연결되고 제2노드의 전압 레벨의 변화에 응답하여 상기 제 1노드의 전압 레벨의 변화를 가속화하는 제3인버터로 구성되어 있다. 따라서, 입력 신호의 레벨이 낮아지거나 동작 주파수가 높아지더라도 출력 신호의 스윙 폭이 줄어들지 않고, 듀티 비가 개선될 수 있다.

    웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로
    7.
    发明公开
    웨이퍼 테스트시 외부 전압 공급원을 사용하지 않고 활성화된 테스트 신호를 발생하는 반도체 집적회로 失效
    用于提供内部信号的半导体IC电路,用于激活电压水平,不通过激活外部测试仪驱动固定的信号垫进行测试

    公开(公告)号:KR1020000065712A

    公开(公告)日:2000-11-15

    申请号:KR1019990012324

    申请日:1999-04-08

    Abstract: PURPOSE: A semiconductor IC circuit is provided to apply an internal signal for commanding an operation of a signal pad to activation voltage level without connecting the signal pad to a driver of external tester, the signal pad is fixed to activation when testing a wafer. CONSTITUTION: A semiconductor IC circuit(10) has many signal pads, and has a predetermined signal pad among many signal pads, where the signal pad is fixed to activation while testing a wafer. A test mode enable signal generator(120) responds to a power-up signal for indicating a state of an operation power-supply of the semiconductor IC circuit and a mode address for indicating the wafer test mode, and then generates a mode enable signal. The test mode driver responds to a test mode enable signal, ignores(don't care) a voltage level applied to the signal pad from the external part, and fixes an internal signal for informing an operation of the signal pad to activation.

    Abstract translation: 目的:提供半导体IC电路,用于将信号焊盘的操作的内部信号施加到激活电压电平,而不将信号焊盘连接到外部测试仪的驱动器,在测试晶片时,信号焊盘固定为激活。 构成:半导体IC电路(10)具有许多信号焊盘,并且在许多信号焊盘之间具有预定的信号焊盘,其中信号焊盘在测试晶片时固定为激活。 测试模式使能信号发生器(120)响应用于指示半导体IC电路的操作电源的状态的上电信号和用于指示晶片测试模式的模式地址,然后产生模式使能信号。 测试模式驱动器响应测试模式使能信号,忽略(不在乎)来自外部部分施加到信号焊盘的电压电平,并固定内部信号以通知信号焊盘的操作激活。

    분리 확장 데이터 출력모드를 갖는 반도체 메모리장치
    8.
    发明授权
    분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 失效
    具有隔离扩展数据输出模式的半自动存储器件

    公开(公告)号:KR100183871B1

    公开(公告)日:1999-04-15

    申请号:KR1019960018519

    申请日:1996-05-29

    Abstract: 본 발명은 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치에 관한 것이다. 본 발명은, 하나의 어드레스에 의해 동시에 선택되는 복수의 메모리셀 블락과, 하나의 입출력 핀을 통해 한 페이지 싸이클 동안 연속적으로 입력되는 복수의 입력데이터를 분리클락에 의해 분리하여 서로 다른 데이터버스에 각각 출력하는 데이터 입력버퍼와, 상기 복수의 메모리셀 블락과 상기 데이터 입력버퍼 사이에 개재되고 상기 서로 다른 데이터버스에 전달된 데이터를 상기 복수의 메모리셀 블락의 각 입출력 라인에 각각 전달하는 라이트 드라이버와, 상기 복수의 메모리셀 블락으로부터 각 입출력 라인에 전달된 데이터를 증폭하여 상기 서로 다른 데이터버스에 각각 출력하는 감지증폭기, 및 상기 서로 다른 데이터버스에 전달된 출력데이터를 한 페이지 싸이클 동안 연속적으로 받아서 분리클락에 의해 분리하여 하나의 입출력 핀을 통해 연 속 출력하는 데이터 출력버퍼를 구비하는 것을 특징으로 한다. 따라서 본 발명은 한 tHPC 동안에 복수의 데이터를 하나의 입출력 핀을 통해 쓰거나 읽을 수 있으므로, 데이터의 리드/라이트 성능이 크게 향상된다.

    프로그램 지속청취기능을 갖는 라디오장치 및 그 제어방법(Radio Receiver and Receiving Methods with Continuous Listening Function for Selected Program)

    公开(公告)号:KR1019980013911A

    公开(公告)日:1998-05-15

    申请号:KR1019960032625

    申请日:1996-08-05

    Inventor: 박호진

    Abstract: 본 발명은 프로그램 지속청취기능을 갖는 라디오장치 및 그 제어방법에 관한 것으로, 소정의 기능 및 데이터를 선택입력시키는 키입력부와; 선택된 방송주파수를 안테나로 부터 수신하는 방송주파수수신기와; 상기 방송주파수수신기로 부터 수신된 방송주파수의 수신레벨을 소정의 전압으로 변환하여 출력하는 수신전압변환기와; 상기 수신전압변환기로 부터의 출력전압이 소정의 레벨에 해당되는지를 비교하여 출력하는 수신레벨비교기와; 복수의 지역방송주파수를 기억하는 방송그룹기억부와; 상기 방송그룹기억부의 소정의 기억장소를 지정하여 지역방송주파수를 기억시키도록 제어하는 등록변경수단과; 감지하고자하는 소정의 감지주파수를 안테나로 부터 수신하는 감지주파수수신기와; 상기 방송그룹기억부의 소정의 지역방송기억부로 부터 방송주파수를 선택하여 상기 감지주파수수신기의 수신주파수를 제어하는 선택수단과; 상기 감지주파수수신기로 부터 수신된 감지주파수의 수신레벨을 소정의 전압으로 변환하여 출력하는 감지전압변환기와; 상기 감지전압변환기로 부터의 출력전압이 소정의 레벨에 해당되는지를 비교하여 출력하는 감지레벨비교기와; 소정의 방송그룹의 지역방송주파수를 방송그룹기억부에 기억시키고, 상기 키입력부로 부터의 소정의 지속청취기능선택에 기초하여 현재 방송그룹내의 지역방송을 감지하여 수신상태가 가장 좋은 지역방송을 선택하도록 방송주파수수신기를 제어하는 제어부를 구비하고, 이동중이더라도 수신되는 방송주파수를 자동으로 변경시켜 특정한 방송프로그램을 지속적으로 청취할 수 있고, 이러한 지속청취기능의 동작여부를 선택할 수 있다.

    분리 확장 데이터 출력모드를 갖는 반도체 메모리장치
    10.
    发明公开
    분리 확장 데이터 출력모드를 갖는 반도체 메모리장치 失效
    一种具有单独的扩展数据输出模式的半导体存储器件

    公开(公告)号:KR1019970076803A

    公开(公告)日:1997-12-12

    申请号:KR1019960018519

    申请日:1996-05-29

    Abstract: 본 발명은 분리 확장 데이터 출력모드를 갖는 반도체 메모리장치에 관한 것이다. 본 발명은, 하나의 어드레스에 의해 동시에 선택되는 복수의 메모리셀 블럭과, 하나의 입출력 핀을 통해 한 페이지 싸이클 동안 연속적으로 입력되는 복수의 입력데이터를 분리클락에 의해 분리하여 서로 다른 데이터버스에 각각 출력하는 데이터입력버터와, 상기 복수의 메모리셀 블락과 상기 데이터 입력버퍼 사이에 개재되고 상기 서로 다른 데이터버스에 전달된 데이터를 상기 복수의 메모리셀 블락의 각 입출력 라인에 각각 전달하는 라이트 드라이버와, 상기 복수의 메모리셀 블락으로부터 각 입출력 라인에 전달된 데이터를 증폭하여 상기 서로 다른 데이터 버스에 각각 출력하는 감지증폭기, 및 상기 서로 다른 데이터 버스에 전달된 출력데이타를 한 페이지 싸이클 동안 연속적으로 받아서 분리클락에 의해 분리하여 하나의 입출력 핀을 통해 속 출력하는 데이터 출력버퍼를 구비하는 것을 특징으로 한다. 따라서 본 발명은 한 tHPC동안에 복수의 데이터를 하나의 입출력 핀을 통해 쓰거나 읽을 수 있으므로, 데이터의 리드/라이트 성능이 크게 향상된다.

Patent Agency Ranking