公开(公告)号：KR1020160142207A

公开(公告)日：2016-12-12

申请号：KR1020150098177

申请日：2015-07-10

Applicant: 삼성전자주식회사

Inventor： 김현우 ,  조민수 ,  문중희 ,  백건우 ,  이탁건

IPC: G06F3/03 ,  G06F3/00

Abstract: 전자장치및 이의제어방법이제공된다. 본전자장치의제어방법은뎁스카메라를이용하여뎁스영상을획득하고, 획득된뎁스영상으로부터사용자의손이포함된손 영역을추출하며, 손영역에포함된사용자의손가락및 손바닥을복수의지점으로모델링하고, 모델링된복수의지점의뎁스정보를바탕으로터치입력을감지한다.

公开(公告)号：KR101357306B1

公开(公告)日：2014-01-29

申请号：KR1020070070816

申请日：2007-07-13

Applicant: 삼성전자주식회사

Inventor： 김상우 ,  조민수 ,  최윤경 ,  김경면

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

CPC classification number: G09G3/3688 ,  G09G3/3611 ,  G09G3/3614 ,  G09G2310/027 ,  G09G2310/0297 ,  G09G2340/16

Abstract: 액정 표시 장치 및 데이터 매핑 방법이 개시된다. 본 발명에 따른 액정 표시 장치는, 복수 개의 서브 픽셀들을 포함하는 액정 패널, 상기 액정 패널의 소스 라인들을 구동하기 위한 소스 드라이버들, 상기 액정 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버들, 및 현재 화소 데이터와 상기 현재 화소 데이터를 소정 시간 지연시켜 생성한 이전 화소 데이터를 이용하여 콤비네이션 화소 데이터를 생성하고, 상기 생성된 콤비네이션 화소 데이터를 상기 소스 드라이버들로 공급하는 타이밍 컨트롤러를 포함하는 것을 특징으로 한다.
얼터네이트 인버젼, 소스 드라이버, 디-멀티플렉서, 타이밍 컨트롤러

公开(公告)号：KR100707306B1

公开(公告)日：2007-04-12

申请号：KR1020050017820

申请日：2005-03-03

Applicant: 삼성전자주식회사

Inventor： 김형래 ,  최윤경 ,  조민수

IPC: G09G3/36 ,  G09G3/20

CPC classification number: G05F3/245

Abstract: 본 발명의 기준 전압 발생기는 출력전압이 온도에 반비례하는 다양한 온도계수를 구현할 수 있으며, 온도계수가 다르더라도 상온에서 동일한 출력전압을 생성할 수 있어 안정적인 전압을 공급할 수 있는 것을 특징으로 한다. 본 발명에 의하면 온도에 따라 반비례하는 출력전압을 생성하는 기준 전압 발생기를 제공하여, TFT-LCD의 게이트 드라이버에 고온에서도 안정적인 전압을 공급할 수 있게 되어 TFT-LCD의 고온에서의 신뢰성을 향상시킬 수 있다.

公开(公告)号：KR100524063B1

公开(公告)日：2005-10-26

申请号：KR1019990002896

申请日：1999-01-29

Applicant: 삼성전자주식회사

Inventor： 조민수 ,  정우철

IPC: G03G15/00

CPC classification number: G03G21/206 ,  G03G2215/017 ,  G03G2215/0626

Abstract: 개시된 습식 전자사진방식 프린터는, 감광벨트를 대전시키는 토핑코로나 주변으로부터 프린터 외부측으로 공기가 이동할 수 있도록 공기의 이동 경로를 이루는 배기가이드와, 배기가이드를 통과하는 공기 중의 불순물을 여과하기 위한 필터와, 배기가이드를 통해 필터 측으로의 공기 흐름을 형성시키는 흡입펌프를 포함하여 구성된다. 이러한 구성에 의하면, 토핑코로나 주변에 생성되는 오존을 제거해냄으로써, 그 오존에 의해 프린터 주변의 환경이 오염되는 것을 방지할 수 있다.

公开(公告)号：KR100416380B1

公开(公告)日：2004-01-31

申请号：KR1020010080483

申请日：2001-12-18

Applicant: 삼성전자주식회사

Inventor： 조민수 ,  김동준 ,  김진우

IPC: H01L27/115

CPC classification number: H01L27/11519 ,  H01L21/28273 ,  H01L27/115 ,  H01L27/11521

Abstract: The present invention provides a method of forming a split gate type flash memory. After exposure of a floating gate layer between silicon nitride layers, a conductive layer spacer is formed on a sidewall of the silicon nitride layer pattern. The conductive layer spacer is formed in a floating gate of a later-completed flash memory to form a tip on which tunneling is centralized in an erase operation. That is, the spacer is formed on a sidewall of the silicon nitride layer pattern over the floating gate layer to form the tunneling tip.

Abstract translation: 本发明提供了一种形成分栅型闪存的方法。 在氮化硅层之间暴露浮置栅极层之后，在氮化硅层图案的侧壁上形成导电层间隔物。 导电层间隔物形成在稍后完成的快闪存储器的浮置栅极中以形成在擦除操作中集中隧穿的尖端。 也就是说，间隔物形成在浮置栅极层上方的氮化硅层图案的侧壁上以形成隧道尖端。

公开(公告)号：KR1020030078207A

公开(公告)日：2003-10-08

申请号：KR1020020017090

申请日：2002-03-28

Applicant: 삼성전자주식회사

Inventor： 김진우 ,  김동준 ,  조민수 ,  김대근

IPC: G11C16/06

CPC classification number: H01L27/11556 ,  H01L27/115

Abstract: PURPOSE: Nonvolatile memory cells having a split gate structure and a fabrication method thereof are provided, which have a spacer type floating gate formed in a trench region and a common source line overlapped with a side wall of the floating gate, and maximize a coupling ratio without regard to a coupling depth of a source region and a thickness of the floating gate. CONSTITUTION: An isolation film confines an active region(57a) by being formed on a region of a semiconductor substrate. A cell trench region(61) is formed on a part of the active region, and has a pair of first side walls parallel with a direction crossing the active region, and a pair of second side walls parallel with the active region and a bottom plane. A pair of insulated floating gates(65a) are formed on the first side walls and are separated each other. A source region is formed on the bottom plane of the cell trench region. A common source line(73) is intervened between the pair of floating gates, and is prolonged along the direction crossing the active region, and is connected to the source region electrically and passes through the inside of the isolation film. A pair of insulated word lines(77) cover the active regions adjacent to each floating gate, and are prolonged to be parallel with the common source line. And drain regions are formed on the active regions adjacent to the word lines and are located on an opposite side to the common source line. And the drain regions are spaced apart from the first side walls.

Abstract translation: 目的：提供具有分离栅极结构的非易失性存储单元及其制造方法，其具有形成在沟槽区域中的间隔型浮动栅极和与浮置栅极的侧壁重叠的公共源极线，并且使耦合比 而不考虑源极区域的耦合深度和浮动栅极的厚度。 构成：隔离膜通过形成在半导体衬底的区域上而限制有源区（57a）。 在有源区域的一部分上形成有单元沟道区域（61），并且具有与与有源区域交叉的方向平行的一对第一侧壁和与有源区域平行的一对第二侧壁和底面 。 一对绝缘浮动栅极（65a）形成在第一侧壁上并彼此分离。 源区域形成在单元沟槽区域的底平面上。 公共源极线（73）介于一对浮置栅极之间，并且沿着与有源区域交叉的方向延伸，并且电连接到源极区域并通过隔离膜的内部。 一对绝缘字线（77）覆盖与每个浮动栅极相邻的有源区，并被延长以与公共源极线平行。 并且漏极区域形成在与字线相邻的有源区域上，并且位于与公共源极线相反的一侧。 并且漏极区域与第一侧壁间隔开。

公开(公告)号：KR1020030027393A

公开(公告)日：2003-04-07

申请号：KR1020010060579

申请日：2001-09-28

Applicant: 삼성전자주식회사

Inventor： 김광복 ,  하상록 ,  남정림 ,  김경현 ,  조민수

IPC: H01L27/10

Abstract: PURPOSE: A method for fabricating a semiconductor device is provided to minimize a defect caused by a step in a polishing process by forming a conductive layer as a gate electrode and by partially etching the conductive layer in a high-stepped cell region so that the height of the conductive layer is reduced. CONSTITUTION: A gate oxide layer is formed on a semiconductor substrate having a cell region and a peripheral region. Structures whose side surface has a vertical profile are formed on the cell region. A conductive layer is continuously formed on the sidewall and upper surface of the structures, the surface of the cell region and the peripheral region. The first nitride layer pattern(120) is selectively formed only in the peripheral region. The conductive layer formed in the cell region is partially and anisotropically etched to lower the height of the conductive layer in the cell region by using the first nitride layer pattern as a mask. The second nitride layer is continuously formed on the conductive layer in the cell region and on the first nitride layer pattern in the peripheral region. The resultant structure is polished to eliminate the conductive layer formed on the structures in the cell region. The nitride layer left in the cell region and the peripheral region is removed. The conductive layer in the cell region and the peripheral region is patterned to form a gate electrode on both sidewalls of the structures while a gate line is formed in the peripheral region.

Abstract translation: 目的：提供一种用于制造半导体器件的方法，以通过形成导电层作为栅电极并且通过部分地蚀刻高阶阶电池区域中的导电层来最小化由抛光工艺中的步骤引起的缺陷，使得高度 的导电层减少。 构成：在具有单元区域和周边区域的半导体基板上形成栅极氧化层。 在单元区域上形成侧面具有垂直剖面的结构。 在结构的侧壁和上表面，电池区域的表面和周边区域上连续地形成导电层。 第一氮化物层图案（120）仅在周边区域中选择性地形成。 通过使用第一氮化物层图案作为掩模，在单元区域中形成的导电层被部分地和各向异性地蚀刻以降低单元区域中的导电层的高度。 第二氮化物层连续地形成在电池区域的导电层上和周边区域中的第一氮化物层图案上。 对所得到的结构进行抛光以消除在单元区域中形成的结构上的导电层。 残留在单元区域和外围区域中的氮化物层被去除。 在单元区域和外围区域中的导电层被图案化以在结构的两个侧壁上形成栅电极，同时在周边区域中形成栅极线。

公开(公告)号：KR1020020078886A

公开(公告)日：2002-10-19

申请号：KR1020010019155

申请日：2001-04-11

Applicant: 삼성전자주식회사

Inventor： 김진호 ,  김동준 ,  이용규 ,  조민수 ,  류의열

IPC: H01L21/8247

Abstract: PURPOSE: A stack-type flash memory device is provided to decrease the size of a unit cell without any difficulty of a process, by forming a control gate while using a self-align method using an insulated spacer instead of a photolithography process. CONSTITUTION: A source junction(118) is formed in a semiconductor substrate(100). A stack electrode of a stack-type structure composed of a floating gate(104a), an interlayer dielectric(106) and a control gate(108a) is symmetrically disposed on the right and left sides of the source junction, formed on the substrate by interposing the first insulation layer(102). An insulated spacer(114a) is formed on the stack electrode. A source line(120) is formed to be connected to the source junction by interposing the second insulation layer(116) between the stack electrodes. A drain junction(124) is formed in the position of the substrate corresponding to the source junction to partially overlap the stack electrode. The third insulation layer(122) is formed in an exposed surface of the stack electrode including the spacer. An insulation layer is formed on the resultant structure. A contact(128) is formed to be connected to the drain junction, penetrating the insulation layer. A bit line(130) is formed on the insulation layer to be connected to the contact.

Abstract translation: 目的：通过在使用采用隔离间隔物而不是光刻工艺的自对准方法的同时形成控制栅，提供堆叠型闪速存储器件以减小单元电池的尺寸而不会有任何困难。 构成：在半导体衬底（100）中形成源极结（118）。 由浮置栅极（104a），层间电介质（106）和控制栅极（108a）组成的堆叠型结构的堆叠电极对称地设置在源极结的左右两侧，通过 插入第一绝缘层（102）。 在堆叠电极上形成绝缘间隔物（114a）。 源极线（120）通过将第二绝缘层（116）插入在堆叠电极之间而连接到源极结。 在与源极结对应的衬底的位置处形成漏极结（124），以部分地与堆叠电极重叠。 第三绝缘层（122）形成在包括间隔物的堆叠电极的暴露表面中。 在所得结构上形成绝缘层。 触点（128）形成为连接到漏极结，穿透绝缘层。 在绝缘层上形成位线（130）以连接到触点。

公开(公告)号：KR200280619Y1

公开(公告)日：2002-09-19

申请号：KR2019980020136

申请日：1998-10-21

Applicant: 삼성전자주식회사

Inventor： 조민수

IPC: B41J2/435

Abstract: 개시된 습식 전자사진방식 프린터의 배기장치는, 엔진셀 배기관의 개방부와 같은 방향에 프린터 본체의 외부와 연결되는 연결관의 개방부가 인접 설치되고, 그 필터에는 배기관의 개방부와 연결되는 유입부 및 연결관의 개방부와 연결되는 배출부가 같은 방향에 마련되어서, 필터의 유입부 및 배출부를 배기관과 연결관의 개방부에 동시에 맞춰서 연결할 수 있도록 구성되어 있다. 이와 같은 구성에 의하면, 필터의 교환시 공기 유입부와 배출부의 연결을 각각 풀거나 잠궈야 하는 번거러움을 해소할 수 있어서 매우 간편하게 착탈작업을 수행할 수 있다.

公开(公告)号：KR1020020068926A

公开(公告)日：2002-08-28

申请号：KR1020010009325

申请日：2001-02-23

Applicant: 삼성전자주식회사

Inventor： 김동준 ,  이용규 ,  조민수 ,  류의열

IPC: H01L27/115 ,  H01L29/788 ,  H01L21/8247

CPC classification number: H01L27/11521 ,  H01L21/28273 ,  H01L21/76895 ,  H01L27/115 ,  H01L27/11524 ,  H01L29/42324 ,  H01L29/66825 ,  H01L29/7887

Abstract: PURPOSE: A split gate type flash memory device is provided to reduce a resistance of a word line and prevent a short-circuit phenomenon between a drain and the word line. CONSTITUTION: The first gate insulating layer and a floating gate are formed on a semiconductor substrate. The first spacer is formed on the semiconductor substrate. The first junction region is overlapped with the first spacer. The second gate insulating layer and a word line are formed on a sidewall of the first spacer. The second spacer is formed on a sidewall of the word line. The first conductive line is contacted with the first spacer. The second junction region is overlapped with the word line and the second spacer. An interlayer dielectric(227) is deposited on the whole surface of the substrate. A contact hole(228) is formed by etching the interlayer dielectric(227). A metallic line(229) is formed by depositing and patterning a metallic layer thereon.

Abstract translation: 目的：提供分闸式闪存器件，以减少字线的电阻并防止漏极与字线之间的短路现象。 构成：第一栅绝缘层和浮栅形成在半导体基板上。 在半导体衬底上形成第一间隔物。 第一接合区域与第一间隔物重叠。 第二栅极绝缘层和字线形成在第一间隔物的侧壁上。 第二间隔物形成在字线的侧壁上。 第一导线与第一间隔件接触。 第二结区域与字线和第二间隔物重叠。 层叠电介质（227）沉积在基片的整个表面上。 通过蚀刻层间电介质（227）形成接触孔（228）。 通过在其上沉积和图案化金属层来形成金属线（229）。