-
公开(公告)号：KR1019990076106A
公开(公告)日：1999-10-15
申请号：KR1019980010791
申请日：1998-03-27
Applicant: 삼성전자주식회사
Inventor： 한석현
IPC: H01L21/306
Abstract: 공정시간을 단축시켜 생산성을 향상시킬 수 있는 반도체 장치의 제조방법에 대해 개시되어 있다. 이 반도체 장치의 제조방법은, 폴리실리콘막을 식각하는 단계와, 상기 폴리실리콘막을 식각한 동일 챔버에서 인-사이튜(In-Situ)로 산화막 또는 질화막을 식각하는 단계를 구비하여 이루어진다.
-
公开(公告)号：KR1019990012395A
公开(公告)日：1999-02-25
申请号：KR1019970035769
申请日：1997-07-29
Applicant: 삼성전자주식회사
IPC: H01L21/306
Abstract: 본 발명은 캐소드에 이물질 적층 방지수단을 구비하는 건식식각 장치에 관해 개시한다. 본 발명은 반응챔버 벽이나 애노드에 비해 식각공정중에 발생되는 폴리머와 같은 이물질의 적층에 대해 그 제거가 취약했던 부분인 캐소드에 캐소드가열 수단으로서 히터를 구비하고 있다. 이에 따라 캐소드에 폴리머가 적층되더라도 적층된 폴리머가 뭉쳐져서 파티클로 작용하기 전에 제거할 수 있으므로 건식식각공정에서 파티클의 방지하고 이 결과 웨이퍼 상에 형성되는 패턴간에 브리지등이 형성되는 것을 방지하여 온전한 건식식각 결과물을 얻을 수 있다.
-
公开(公告)号：KR100655445B1
公开(公告)日：2006-12-08
申请号：KR1020050093016
申请日：2005-10-04
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: A plasma processing apparatus and method are provided to use a plasma processing apparatus in various processes by supplying different kinds of plasma sources to one plasma processing apparatus. A support member(120,120') for supporting a substrate and a gas supply member for supplying process gas are included in a process chamber. A plasma generating member supplies a plurality of different kinds of plasma sources that generate plasma from the process gas. The plasma generating member includes a controller for controlling the plasma sources so that only plasma source selected among the plasma sources is used.
Abstract translation: 提供一种等离子体处理装置和方法，以通过向一个等离子体处理装置供应不同种类的等离子体源来以各种处理使用等离子体处理装置。 用于支撑衬底的支撑构件（120,120'）和用于供应处理气体的气体供应构件包括在处理室中。 等离子体生成构件提供从处理气体生成等离子体的多种不同种类的等离子体源。 等离子体生成部件包括用于控制等离子体源的控制器，使得仅使用在等离子体源中选择的等离子体源。
-
公开(公告)号：KR1020000073430A
公开(公告)日：2000-12-05
申请号：KR1019990016703
申请日：1999-05-11
Applicant: 삼성전자주식회사
Inventor： 한석현
IPC: H01L21/28
Abstract: PURPOSE: A method for manufacturing a semiconductor device is provided to prevent an electrical short circuit between interconnections having a remaining conductive layer, and to prevent a thin metal thickness for the interconnection by an excessive CMP(Chemical Mechanical Polishing). CONSTITUTION: In a damascene process for forming a semiconductor device, a space for a contact and an interconnection is formed on an insulating layer in advance. A conductive layer for filling the space is stacked, and the conductive layer over the insulating layer is eliminated, so that interconnection portions are separated. A CMP(Chemical Mechanical Polishing) method and an etching method are used to eliminate the conductive layer between the interconnections.
Abstract translation: 目的：提供一种用于制造半导体器件的方法，以防止具有剩余导电层的互连之间的电短路，并且通过过度CMP（化学机械抛光）来防止互连的薄金属厚度。 构成：在用于形成半导体器件的镶嵌工艺中，预先在绝缘层上形成用于接触和互连的空间。 堆叠用于填充空间的导电层，并且绝缘层上的导电层被去除，使得互连部分分离。 使用CMP（化学机械抛光）方法和蚀刻方法来消除互连之间的导电层。
-
公开(公告)号：KR1019990018386A
公开(公告)日：1999-03-15
申请号：KR1019970041562
申请日：1997-08-27
Applicant: 삼성전자주식회사
IPC: H01L21/3065
Abstract: 본 발명은 반도체 기판 상에 금속막, 산화막 및 질화막을 순차적으로 형성하는 단계와, 상기 질화막 상에 식각마스크층으로 폴리이미드막을 형성하는 단계와, 상기 폴리이미드막을 식각마스크로 하고 CF
4 , Ar, O
2 가 혼합된 가스를 이용하여 상기 질화막 및 산화막을 플라즈마식각하여 상기 금속층을 노출한다. 본 발명은 산화막, 질화막 등의 식각시에 CF
4 , Ar, O
2 가 혼합된 가스를 이용하여 플라즈마 식각하기 때문에 레지듀가 발생하지 않는다.-
Patent Agency Ranking
公开(公告)号：KR1019970052682A
公开(公告)日：1997-07-29
申请号：KR1019950061297
申请日：1995-12-28
Applicant: 삼성전자주식회사
IPC: H01L21/304
Abstract: 본 발명은 페시베이션막 식각방법에 관한 것으로서, 특히 퓨즈상에서는 복수의 산화막들과 질화막으로 구성되고 패드상에서는 산화막 및 질화막으로 구성된 페시베이션막 식각함에 있어서, 상기 퓨즈상에는 소정두께의 산화막을 남기고 사익 패드상에는 완전히 제거시키는 페시베이션막 식각방법에 있어서, 질화막과 산화막의 식각조건을 동일한 상태로 하고 연속적으로 한 스텝으로 식각하는 것을 특징으로 한다.
따라서, 본 발명에서는 원 스텝으로 식각함으로써 공정기간을 단축할 수 있다.-
公开(公告)号：KR1020080054759A
公开(公告)日：2008-06-19
申请号：KR1020060127283
申请日：2006-12-13
Applicant: 삼성전자주식회사
IPC: H01L21/02
Abstract: An apparatus and a method for treating a substrate are provided to increase the wafer throughput and decrease the foot print by equipping a lot of process chambers more than a conventional method. A substrate treatment apparatus comprises a transfer chamber(40), a plurality of process chambers(50) which is installed around the transfer chamber, a first and a second load lock chambers(32,34) which are installed around the transfer chamber, a load port(10) which settles a storage member for storing the plural substrates, and an EFEM(Equipment Front End Module)(20) which transfers the substrate between the load port and the first load lock chamber, and between the load port and the second load lock chamber. Wherein, the transfer chamber comprises a first and a second transfer chambers which are located adjacent to each other.
Abstract translation: 提供了一种用于处理基板的装置和方法，以通过比常规方法更多地装备许多处理室来增加晶片的生产量和减少底片印刷。 基板处理装置包括传送室（40），安装在传送室周围的多个处理室（50），安装在传送室周围的第一和第二加载锁定室（32,34）， 负载端口（10），其设置用于存储多个基板的存储构件;以及EFEM（设备前端模块）（20），其在所述负载端口和所述第一负载锁定室之间以及所述负载端口和所述负载端口之间传送所述基板 第二负载锁定室。 其中，传送室包括彼此相邻定位的第一和第二传送室。
-
公开(公告)号：KR1019990010198A
公开(公告)日：1999-02-05
申请号：KR1019970032896
申请日：1997-07-15
Applicant: 삼성전자주식회사
IPC: H01L21/306
Abstract: 본 발명은 웨이퍼 지지대 상에 놓여진 웨이퍼를 고정시키기 위한 섀도우 클램프에 관한 것으로, 웨이퍼의 가장자리 상부에 위치하도록 링 형태를 갖는 몸체와, 상기 몸체의 내측부 아래에 웨이퍼 가장자리의 소정영역과 접촉되도록 돌출된 복수 개의 웨이퍼 접촉부를 구비한다.
-
公开(公告)号：KR100166205B1
公开(公告)日：1999-02-01
申请号：KR1019950034997
申请日：1995-10-11
Applicant: 삼성전자주식회사
IPC: H01L21/28
CPC classification number: H01L21/32137
Abstract: 반도체 장치의 폴리사이드 게이트 형성방법이 개시되어 있다.
본 발명의 방법은 반도체기판상에 폴리실리콘층과 금속 실리사이드층이 적층되어진 구조물을 에칭하여 게이트를 형성하는 반도체장치의 폴리사이드 게이트 형성방법에 있어서, 애칭공정은 플라즈마를 이용하여 금속 실리사이드층 전부를 에칭하는 단계와 플라즈마를 이루는 입자의 에너지를 증가시키는 작용을 하는 전력을 금속 실리사이드층 에칭단계에서보다 상대적으로 작게하여 폴리실리콘층을 에칭하는 단계를 구비하여 이루어지는 것을 특징으로 한다.
따라서, 종래의 다단 에칭공정에 비해 간단하고 신속하게 형태적 및 기능적으로 안정성 있는 폴리사이드 게이트를 형성할 수 있는 효과를 가진다.-
公开(公告)号：KR1019970063486A
公开(公告)日：1997-09-12
申请号：KR1019960003083
申请日：1996-02-08
Applicant: 삼성전자주식회사
IPC: H01L21/28
Abstract: 본 발명은 콘택(contact)을 형성하는 방법에 관한 것으로 콘택 사이즈를 축소하여 설계 마진을 증가시킴으로써 포토공정시의 미스얼라인이 발생하는 경우에도 콘택의 치명적인 불량을 방지하는데 목적이 있다.
이를 위해 본 발명은 기판위에 옥사이드를 형성하고 상기 옥사이드 전면에 포토레지스트를 도포한 후 소정의 패턴으로 노광, 현상하고 에칭하여 콘택을 형성하는 방법에 있어서, 상기 에칭은 에칭조건을 달리 설정하여 다단계로 이루어지는 것을 특징으로 한다.
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.02 seconds)
