-
公开(公告)号：KR100705414B1
公开(公告)日：2007-04-10
申请号：KR1020020019990
申请日：2002-04-12
Applicant: 삼성전자주식회사
IPC: H01L21/00
Abstract: 비가동 방지 기능을 갖는 인터록 시스템과 이의 비가동 방지 방법을 개시한다. 설비 제어서버는 반도체 제조설비의 공정 진행을 제어하고, 공정 진행에 따라 반도체 제조설비에 대응하는 설비 데이터 또는 공정 진행에 대응하는 공정 데이터를 포함하는 계측 데이터를 출력하고, 컨트롤 서버는 반도체 제조설비의 공정 진행을 설비 제어서버에 요청하고, 설비 제어서버로부터 계측 데이터가 미제공되는 경우에 공정 진행의 차단을 설비 제어서버에 요청한다. 이에 따라, 반도체 제조설비의 계측 데이터가 미제공되거나 또는 해당 계측 데이터에 대응하는 인터록 스펙이 미설정되거나, 계측 데이터가 정해진 일정 시간내에 미접수되는 경우에 제조설비의 가동을 강제적으로 차단할 수 있다.
설비, 인터록, 방지, 공정, 차단, 스펙, 계측, 강제-
公开(公告)号：KR1020000055837A
公开(公告)日：2000-09-15
申请号：KR1019990004684
申请日：1999-02-10
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: PURPOSE: A method for monitoring an etching degree of a wafer is provided to measure an etching depth and an etching degree of a surface of the wafer from a measured reflection factor by measuring the reflection factor of an etched surface of the wafer when the wafer surface is selectively etched. CONSTITUTION: A method for monitoring an etching degree of a wafer comprises the steps of: selectively etching a surface of the wafer; and measuring a reflection factor of the surface of the etched wafer. From the measured reflection factor, how deep the surface of the wafer can be etched is determined.
Abstract translation: 目的：提供一种用于监测晶片的蚀刻程度的方法，用于通过测量晶片的蚀刻表面的反射系数来测量晶片的表面的蚀刻深度和蚀刻程度，当晶片表面 被选择性蚀刻。 构成：用于监测晶片的蚀刻程度的方法包括以下步骤：选择性地蚀刻晶片的表面; 并测量蚀刻晶片的表面的反射系数。 从测量的反射因子中确定晶片的表面可以被蚀刻的深度。
-
公开(公告)号：KR1019990075166A
公开(公告)日：1999-10-15
申请号：KR1019980009225
申请日：1998-03-18
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: 반도체 소자의 콘택(contact)을 형성하기 위한 콘택홀(contact hole)이 잘 오픈되었는지를 검사하는 콘택 검사 방법에 관하여 개시한다. 본 발명의 콘택 검사 방법에서는 층간 절연막을 통하여 콘택홀이 형성된 반도체 기판상에 상기 콘택홀 내부 및 상기 층간 절연막의 상면을 덮는 도전층을 형성한다. 상기 도전층을 에치백하여 상기 콘택홀 내부에만 잔류 도전층을 형성한다. 상기 층간 절연막을 에치백하여 상면에서 상기 잔류 도전층의 일부가 돌출될 정도로 낮은 두께를 가지는 변형된 층간 절연막을 형성한다. 상기 잔류 도전층상에 전자빔을 조사하여 차지업 검사를 행한다.
-
-
公开(公告)号：KR1020000031371A
公开(公告)日：2000-06-05
申请号：KR1019980047376
申请日：1998-11-05
Applicant: 삼성전자주식회사
IPC: H01L21/66
Abstract: PURPOSE: A method for monitoring the etched amount of a semiconductor substrate is provided to monitor the etched degree of the semiconductor substrate without cutting a wafer. CONSTITUTION: A monitoring method of etched amount is formed an insulating film, a material film and a photoresist film pattern(16) on a semiconductor substrate(10) sequentially. The partial thickness of the material film, the insulating film, and the semiconductor substrate are etched by using the photoresist film as a mask after measuring the pattern of photoresist film on an activated region. The partial thickness of the photoresist film is consumed at the etching process. The thickness of the pattern of the photoresist film is re-measured, and the consumed amount of the pattern of the photoresist film is calculated before and after etching. Thereby the time and costs are reduced and a throughput is improved because a wafer is not needed to cut for measuring the etched amount of the substrate by the monitoring method of etched amount of the semiconductor substrate through the measuring of the photoresist consumed amount.
Abstract translation: 目的：提供一种用于监测半导体衬底的蚀刻量的方法，用于监视半导体衬底的蚀刻程度而不切割晶片。 构成：依次在半导体衬底（10）上形成绝缘膜，材料膜和光致抗蚀剂膜图案（16）的蚀刻量的监视方法。 在激活区域上测量光致抗蚀剂膜的图案之后，通过使用光致抗蚀剂膜作为掩模来蚀刻材料膜，绝缘膜和半导体衬底的部分厚度。 在蚀刻工艺中消耗光致抗蚀剂膜的部分厚度。 重新测量光致抗蚀剂膜的图案的厚度，并且在蚀刻之前和之后计算光致抗蚀剂膜的图案的消耗量。 因此，通过测量光致抗蚀剂消耗量，通过半导体衬底的蚀刻量的监视方法，不需要切割用于测量衬底的蚀刻量的晶片，从而降低了时间和成本，并且提高了吞吐量。
-
Patent Agency Ranking
公开(公告)号：KR1019990086491A
公开(公告)日：1999-12-15
申请号：KR1019980019487
申请日：1998-05-28
Applicant: 삼성전자주식회사
IPC: H01L21/027 , H01L21/3065
Abstract: 본 발명은 반도체 장치의 제조공정중 하드마스크층을 포함하는 다층막을 단일 챔버 내에서 식각하는 방법을 제공한다. 제1도전층, 제2도전층 및 하드마스크층이 순차적으로 적층된 다층막에 대하여, 먼저 하드마스크층 상에 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하드마스크 패턴을 형성하고, 동일한 챔버에서 감광막 패턴 및 하드마스크 패턴을 식각 마스크로 하여 제2도전층 및 제1도전층을 연속적으로 식각하는 것을 특징으로 한다. 이때, 식각가스로는 하드마스크 패턴을 형성하는 과정에서는 사불화탄소(CF
4 ) 및 헬륨(He)의 혼합가스를 사용하고, 제2도전층 및 제1도전층을 식각하는 과정에서는 육불화황(SF
6 ) 및 염소(Cl
2 )의 혼합가스를 사용하는 것이 바람직하다.
본 발명에 따르면, 하드마스크층을 포함하는 다층막을 단일 챔버에서 식각함으로써, 공정수를 줄일 수 있어 생산비용과 시간을 절감할 수 있으며, 특히, 챔버를 바꾸는 과정에서 발생하는 파티클 오염이나 재정렬시간을 줄일 수 있다.-
公开(公告)号：KR100464389B1
公开(公告)日：2005-02-28
申请号：KR1019970034010
申请日：1997-07-21
Applicant: 삼성전자주식회사
IPC: H01L21/30
Abstract: PURPOSE: A dry cleaner of a wafer is provided to effectively clean a wafer by preventing particles from being collected in a predetermined portion of the wafer when the particles on the wafer are eliminated. CONSTITUTION: A chuck(10) has a wafer support surface(10A) for supporting a plurality of wafers. A discharge apparatus is installed in the chuck to eliminate static electricity of the wafer supported by the chuck. A gas supply path(20) supplies gas over the chuck, installed over the chuck and separated from the wafer support surface. A gas exhaust path(30) exhausts the gas passing through the chuck, installed over the chuck in an opposite side to the gas supply path with respect to the center of the wafer support surface and separated from the wafer support surface.
-
8.发明授权선행공정의 결과에 따라 최적의 후행공정장비 및/또는 후행공정조건을 가변적으로 적용하는 로트 디스패칭방법 및 이를 위한 시스템 有权/根据处理过程结果进行的变更处理设备和/或处理条件的变更方法及其设备
公开(公告)号：KR100311077B1
公开(公告)日：2001-11-02
申请号：KR1019990046227
申请日：1999-10-23
Applicant: 삼성전자주식회사
IPC: H01L21/66
CPC classification number: G05B19/41875 , G05B2219/32077 , G05B2219/32198 , G05B2219/32263 , G05B2219/45031 , Y02P90/12 , Y02P90/20 , Y02P90/22
Abstract: 반도체제조에있어서, 후행공정이선행공정의결과에영향을받는경우, 각로트에대한선행공정의결과에따라, 최적의후행공정장비및/또는후행공정조건을가변적으로적용하는로트디스패칭방법및 이를위한시스템이개시된다. 로트들에대한선행공정의공정결과와복수개의후행공정장비들의성능및/또는특성간의상관성의시스템적인분석결과에기초하여, 선행공정에서가공된각 로트를그의품질개선에최적인후행공정장비로디스패칭한다. 또한, 후행공정의공정조건은선행공정의각 품질등급에대등시켜다수개마련된다. 각공정조건은대응되는품질등급과목표품질간의오차를최소화할수 있는특성을갖는다. 디스패칭대기중인로트의품질을시스템적으로분석하여그 품질개선에최적인공정조건을적용하여후행공정을수행한다. 제품규격을만족하지만제품규격보다엄격한관리기준을만족하지않은로트들은전자의방법에따라처리하고, 관리기준을만족하는로트들은후자의방법에따라처리한다. 최적의공정장비와공정조건을적용하여후행공정이수행되므로선행공정에서발생한공정오차가후행공정에서더욱개선되어공정능력과수율향상을가져다준다.
-
公开(公告)号：KR1020010009326A
公开(公告)日：2001-02-05
申请号：KR1019990027638
申请日：1999-07-09
Applicant: 삼성전자주식회사
Inventor： 조대식
IPC: H01L27/108
Abstract: PURPOSE: A method for manufacturing a charge storage electrode of a semiconductor device is provided to prevent a loss of a charge storage electrode generated in an etching process, by controlling a thickness of an anti-reflecting coating(ARC) layer so that a predetermined thickness of the ARC layer remains on a polysilicon layer after an etching process. CONSTITUTION: Polysilicon is filled in a contact hole formed in an insulating layer(6) to form a plug polysilicon(7) connected to a junction region(2) formed in a semiconductor substrate(1). A polysilicon layer(8) is formed on the insulating layer to be coupled to the plug polysilicon. An anti-reflecting coating(ARC) layer(9) is formed on the polysilicon layer, wherein a thickness of the ARC layer is controlled so that a predetermined thickness of the ARC layer is left on the polysilicon layer after an etch process. After a photoresist layer(10) is formed on the ARC layer, the photoresist layer is patterned. The ARC layer and the polysilicon layer in an exposed portion are sequentially etched by using the patterned photoresist layer as a mask. The remaining photoresist layer and the ARC layer are sequentially eliminated.
Abstract translation: 目的：提供一种用于制造半导体器件的电荷存储电极的方法，以通过控制抗反射涂层（ARC）层的厚度来防止在蚀刻工艺中产生的电荷存储电极的损失，使得预定厚度 的ARC层在蚀刻工艺之后保留在多晶硅层上。 构成：将多晶硅填充在形成在绝缘层（6）中的接触孔中，以形成连接到形成在半导体衬底（1）中的接合区域（2）的插塞多晶硅（7）。 在绝缘层上形成多晶硅层（8）以与插塞多晶硅耦合。 在多晶硅层上形成防反射涂层（ARC）层（9），其中控制ARC层的厚度，使得在蚀刻工艺之后在多晶硅层上留下预定厚度的ARC层。 在ARC层上形成光致抗蚀剂层（10）之后，对光刻胶层进行图案化。 通过使用图案化的光致抗蚀剂层作为掩模，依次蚀刻暴露部分中的ARC层和多晶硅层。 剩余的光致抗蚀剂层和ARC层被顺序地消除。
-
公开(公告)号：KR1019990011069A
公开(公告)日：1999-02-18
申请号：KR1019970034010
申请日：1997-07-21
Applicant: 삼성전자주식회사
IPC: H01L21/30
Abstract: 웨이퍼의 드라이 크리너 및 이를 이용한 웨이퍼 크리닝 방법에 관하여 개시한다. 본 발명에 따른 웨이퍼의 드라이 크리너는 복수의 웨이퍼를 지지하기 위한 웨이퍼 지지면을 갖춘 척(chuck)과, 상기 척의 상부에서 상기 웨이퍼 지지면과 이격된 거리에 형성되고 상기 척 위로 가스를 공급하는 가스 공급 통로와, 상기 척의 상부에서 상기 웨이퍼 지지면을 중심으로 상기 가스 공급 통로의 반대편에서 상기 웨이퍼 지지면과 이격된 거리에 형성되고 상기 척을 통과한 가스를 유출시키는 가스 유출 통로를 갖춘다.
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.02 seconds)
