-
公开(公告)号：KR101021899B1
公开(公告)日：2011-03-18
申请号：KR1020090011125
申请日：2009-02-11
Applicant: 한국과학기술연구원
Abstract: 본 발명은 1×10
-9 torr이하의 초진공상태에서 반도체 기판상에 금속 및 비금속 원소를 주입하여, 기판의 밴드 갭보다 큰 밴드 갭을 갖는 반-양자구조물을 자발 형성하는 방법을 개시한다. 본 발명에 의하면, 기존의 양자구조와 전기적 특성을 반대로 하는 반-양자구조물을 별도의 식각공정 없이 자발 형성할 수 있으므로, 반-양자구조물의 생산성을 향상시킬 수 있다. 또한 기판의 온도와 비금속 원소의 주입량을 변화시킴으로써, 반-양자구조물의 크기 및 형태와 밀도를 용이하게 조절할 수 있다. 따라서, 다양한 전기특성을 갖는 반-양자구조물을 제공할 수 있다.
자발 형성, 반-양자구조물, 밴드 갭, 화합물 반도체-
公开(公告)号：KR1020110055116A
公开(公告)日：2011-05-25
申请号：KR1020090112005
申请日：2009-11-19
Applicant: 한국과학기술연구원
IPC: H01L27/02
Abstract: PURPOSE: An InSb based switching device and a manufacturing method thereof are provided to increase degree of freedom in a design by selecting the direction of magnetic conduction variation according to the variation of a magnetic field and an applied voltage in a single device. CONSTITUTION: A switching device includes a p type semiconductor(65) and an n type semiconductor(64). The p type semiconductor operates to form a first hall electric field in another direction when a magnetic field is vertically or horizontally applied. An n type semiconductor suppresses the first hall electric field by forming a second hall electric field in another direction according to the magnetic filed applied in the same direction as the p type semiconductor.
Abstract translation: 目的：提供一种基于InSb的开关器件及其制造方法，以通过根据单个器件中的磁场和施加电压的变化选择磁导率变化的方向来增加设计中的自由度。 构成：开关器件包括p型半导体（65）和n型半导体（64）。 当磁场垂直或水平施加时，p型半导体工作以在另一个方向上形成第一霍尔电场。 n型半导体根据沿与p型半导体相同的方向施加的磁场，在另一方向形成第二霍尔电场来抑制第一霍尔电场。
-
Patent Agency Ranking
公开(公告)号：KR1020100091773A
公开(公告)日：2010-08-19
申请号：KR1020090011125
申请日：2009-02-11
Applicant: 한국과학기술연구원
Abstract: PURPOSE: The manufacturing method of the self assembling half - quantum structure water diversifies the temperature of substrate and injection amount of non-metal. In that way the size of the half - quantum structure water and form and density can be controlled easily. CONSTITUTION: The half - quantum structure water having the band gap bigger in the top of the substrate than the band gap of substrate is formed. Metal and the non-metal comprising the compound semiconductor having the band gap biging than the band gap of substrate are respectively selected. The metal selected in pressure less than 1×10-9torr is injected into substrate and the metal droplet is formed.
Abstract translation: 目的：自组装半量子结构水的制造方法使基体的温度和非金属的注入量多样化。 以这种方式，可以容易地控制半量子结构水的尺寸和形状和密度。 构成：形成具有衬底顶部带隙大于衬底带隙的半量子结构水。 分别选择包含具有比基板的带隙大的带隙的化合物半导体的金属和非金属。 将压力小于1×10-9torr的金属注入衬底中，形成金属液滴。
-
公开(公告)号：KR1020090041062A
公开(公告)日：2009-04-28
申请号：KR1020070106577
申请日：2007-10-23
Applicant: 한국과학기술연구원
CPC classification number: H01L29/127 , B82Y10/00 , H01L21/0237 , H01L21/02395 , H01L21/02439 , H01L21/02463 , H01L21/02502 , H01L21/02513 , H01L21/02546 , H01L21/02549 , H01L21/02631 , H01L29/205
Abstract: A method for manufacturing In(As)Sb semiconductor on a lattice mismatched substrate and a semiconductor device using the same are provided to reduce the defect due to the lattice mismatch between the semiconductor layer and the semiconductor substrate by using a quantum dot layer. An oxide film formed in a surface of the semiconductor substrate(10) for preventing the oxidation is removed. The semiconductor substrate removing the oxide film is provided to a vacuum chamber. The semiconductor substrate is fixed in a holder inside the vacuum chamber. Before forming the quantum dot layer on the semiconductor substrate, a buffer layer(20) made of the same material as the semiconductor substrate is formed on the semiconductor substrate. The temperature of a semiconductor substrate maintains the optimum growth temperature of each semiconductor substrate material in forming a buffer layer. The quantum dot layer(30) is formed on the semiconductor substrate.
Abstract translation: 提供了在晶格失配衬底上制造In（As）Sb半导体的方法和使用其的半导体器件，以通过使用量子点层来减少由于半导体层和半导体衬底之间的晶格失配引起的缺陷。 形成在用于防止氧化的半导体衬底（10）的表面中的氧化膜被去除。 去除氧化膜的半导体衬底被提供到真空室。 半导体衬底固定在真空室内的保持器中。 在半导体衬底上形成量子点层之前，在半导体衬底上形成由与半导体衬底相同材料制成的缓冲层（20）。 半导体衬底的温度在形成缓冲层时保持每个半导体衬底材料的最佳生长温度。 量子点层（30）形成在半导体衬底上。
-
公开(公告)号：KR100921693B1
公开(公告)日：2009-10-15
申请号：KR1020070106577
申请日：2007-10-23
Applicant: 한국과학기술연구원
CPC classification number: H01L29/127 , B82Y10/00 , H01L21/0237 , H01L21/02395 , H01L21/02439 , H01L21/02463 , H01L21/02502 , H01L21/02513 , H01L21/02546 , H01L21/02549 , H01L21/02631 , H01L29/205
Abstract: 본 발명은 GaAs기판, Si기판 등 경제적이고 구득이 용이한 반도체 기판상에 InAs
(1-x) Sb
x 으로 이루어진 반도체층을 형성하는 반도체 소자 제조방법을 제공한다. 본 발명은 반도체 기판과 반도체층 사이에 양자점층을 형성하여 반도체 기판과 반도체층 간의 격자부정합에 의한 결함을 감소시킨다. 또한, 본 발명은 반도체층의 성장 속도를 향상시킬 수 있으며, 본 발명에 따라 형성된 반도체층은 상온에서 높은 전자이동도를 나타낸다. 그 결과, 반도체 소자의 생산효율 및 품질을 향상시킬 수 있다.
GaAs, InSb, 양자점, 격자부정합, 반도체, 홀 센서-
公开(公告)号：KR100861763B1
公开(公告)日：2008-10-08
申请号：KR1020070068684
申请日：2007-07-09
Applicant: 한국과학기술연구원
IPC: H01L21/324 , B82B3/00 , B82B1/00
CPC classification number: H01L21/324 , B82Y40/00 , H01L21/02395 , H01L21/0245 , H01L21/02455 , H01L21/02573 , H01L21/02664
Abstract: A method for forming a metal nano-ring by using a post-thermal process is provided to form a ring-shaped metal drop of a nano size by controlling only temperature in a thermal process. A metal material is implanted into a substrate under pressure 10^-9 torr and less. An annealing process is performed under the post-thermal temperature higher than the temperature of the substrate. The metal material is aluminum, gallium or indium. The post-thermal temperature is 340 to 410 °C when the metal material is the gallium. In the post-thermal process, a post-thermal process time is 10 minutes and more when the metal material is the gallium. The substrate is a gallium arsenide-based substrate when the metal material is the gallium.
Abstract translation: 提供通过使用后热处理形成金属纳米环的方法，通过仅控制热处理中的温度来形成纳米尺寸的环形金属滴。 金属材料在压力为10 ^ -9乇或更低的压力下注入衬底。 在比基板的温度高的后热温度下进行退火处理。 金属材料是铝，镓或铟。 当金属材料是镓时，后热温度为340至410℃。 在后热处理中，当金属材料为镓时，后热处理时间为10分钟以上。 当金属材料是镓时，衬底是基于砷化镓的衬底。
-
公开(公告)号：KR101041372B1
公开(公告)日：2011-06-15
申请号：KR1020090112005
申请日：2009-11-19
Applicant: 한국과학기술연구원
IPC: H01L27/02
Abstract: 본 발명은 자기논리소자응용을 위해 자기장 제어 눈사태현상을 이용하여 상온 동작하는 InSb 기반 스위칭 소자 및 그의 형성 방법에 관한 것이다. 이 발명의 스위칭 소자는, 자기장을 수직 또는 수평 방향으로 인가시, 일 방향에서 대향하는 타 방향으로 제1 Hall 전계를 형성하도록 동작하는 p형 반도체; 및 상기 p형 반도체와 동일한 방향으로 인가된 자기장에 따라 상기 타 방향에서 대향하는 일 방향으로 제2 Hall 전계를 형성하여 상기 제1 Hall 전계를 억제시키도록 형성된 n형 반도체를 포함한다.
InSb, 자기전도, 자기논리소자, Hall 전계, 스위칭
-
-
-
-
-
-
Search Results
7
records
(took 0.017 seconds)
