-
-
公开(公告)号：KR101347197B1
公开(公告)日：2014-01-03
申请号：KR1020100035906
申请日：2010-04-19
Applicant: 한국전자통신연구원
Inventor： 강진영
IPC: H01L21/28 , H01L21/3205
Abstract: 양질의 도체를 작은 사이즈의 비아홀에 채워 집적 회로의 기판의 3차원 적층 구조를 구현하기 위한 도전성 비아홀 형성에 관한 기술을 제공한다. 본 발명의 실시 예에 따른 도전성 비아홀 형성 방법은, 적층된 복수의 기판들을 도체로 연결하기 위해 기판의 상부 및 하부 중 적어도 하나에 형성된 비아홀 구조의 내부를 은의 환원 및 침전 반응을 이용하여 은으로 채우는 단계; 비아홀 구조의 내부 공간 중 채워진 은이 부족한 부분 은을 플로잉하여 채우는 단계; 및 은이 채워진 비아홀 구조의 내부의 상층에 플로잉 시 생성된 산화은 계열의 잔류물을 승화시키는 단계를 포함하는 것을 특징으로 한다.
-
公开(公告)号：KR101331051B1
公开(公告)日：2013-11-19
申请号：KR1020100034426
申请日：2010-04-14
Applicant: 한국전자통신연구원
Inventor： 강진영
IPC: H01L27/146
Abstract: 본 발명은 CMOS 이미지 센서 및 그 제조 방법에 대하여 개시한다. 본 발명의 일면에 따른 CMOS 이미지 센서는, 5×10
15 /cm
3
~ 2×10
16 /cm
3 의 농도로 도핑된 전자수집층을 포함하는 수광소자; 및 상기 수광소자와 연결되며, 트렌치 게이트가 수직형으로 구성되고, 상기 게이트의 실효산화막 두께가 120Å이상인 전달 트랜지스터를 각 픽셀에 포함하는 것을 특징으로 한다.-
公开(公告)号：KR1020100063867A
公开(公告)日：2010-06-14
申请号：KR1020080122215
申请日：2008-12-04
Applicant: 한국전자통신연구원
IPC: H01L21/324
CPC classification number: H01L21/67098 , H01L21/67017 , H01L21/67778
Abstract: PURPOSE: A horizontally shaped diffusion furnace is provided to form a gate insulating layer with a superior thin film by uniformly injecting reaction gas in top, down, left and right direction of silicon wafer substrate. CONSTITUTION: A reaction chamber(21) comprises a reacting gas inlet. In the reaction chamber, the thermal diffusion process about the silicon wafer substrate is executed. A heating part heats the inside of the reaction chamber. A loading part(23) loads a plurality of silicon wafer substrates. A carrying part(24) transfers the loading part to the inside of the reaction chamber. A nitrogen gas injecting part(25) injects the nitrogen gas into the inside of the loading part.
Abstract translation: 目的：提供一种水平形状的扩散炉，通过在硅晶片衬底的上，下，左，右方向上均匀注入反应气体，形成具有优良薄膜的栅极绝缘层。 构成：反应室（21）包括反应气体入口。 在反应室中，执行关于硅晶片衬底的热扩散过程。 加热部件加热反应室的内部。 装载部件（23）装载多个硅晶片基板。 承载部件（24）将装载部件转移到反应室的内部。 氮气注入部（25）将氮气注入到装载部的内部。
-
公开(公告)号：KR1020100063576A
公开(公告)日：2010-06-11
申请号：KR1020080122150
申请日：2008-12-03
Applicant: 한국전자통신연구원
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7816 , H01L29/0653 , H01L29/1095 , H01L29/66681
Abstract: PURPOSE: A high voltage LDMOS transistor and a manufacturing method thereof are provided to improve a breakdown voltage without an increase of an on-resistance by including a trench of a multi-wall filled with an oxide film in a drift area. CONSTITUTION: A gate(209) is formed on a substrate. A source(211) and a drain(210) are separately placed on the substrate to the either side with placing the gate in the interval. A drift area is formed between the gate and the drain. A plurality of trenches(213) is arranged to the lateral direction in the drift area. A plurality of trenches is filled with an oxide film. A field oxide film(207) is formed between the gate and the drain on the substrate.
Abstract translation: 目的：提供一种高电压LDMOS晶体管及其制造方法，以通过在漂移区域中包括填充有氧化物膜的多壁的沟槽来提高击穿电压而不增加导通电阻。 构成：在基板上形成栅极（209）。 源极（211）和漏极（210）分别放置在衬底上的任一侧，同时将栅极放置在间隔中。 在栅极和漏极之间形成漂移区域。 多个沟槽（213）沿漂移区域的横向方向布置。 多个沟槽填充有氧化物膜。 在衬底上的栅极和漏极之间形成场氧化膜（207）。
-
Patent Agency Ranking
公开(公告)号：KR1020100063479A
公开(公告)日：2010-06-11
申请号：KR1020080122019
申请日：2008-12-03
Applicant: 한국전자통신연구원
IPC: H01L31/00
CPC classification number: H01L31/102 , H01L31/0224 , H01L31/18
Abstract: PURPOSE: A silicon photomultiplier and a manufacturing method thereof are provided to enhance accuracy about location information with suppressing a cross talk by separating an interval of a micro pixel through trench isolation. CONSTITUTION: An active layer(22) is formed on upper part of a substrate(21). A production and an amplification of current by an input light are included on the active layer. A trench controls a cross talk between contiguous micro pixels by filling in inside with a material including an electrical insulation and a light-reflection function. An anode electrode(28) and a cathode electrode(29) are respectively formed on an upper side of the active layer. An insulating layer(27) is formed on the rest upper side of the active layer in which the anode electrode and cathode electrode are not formed.
Abstract translation: 目的：提供硅光电倍增管及其制造方法，通过沟槽隔离分离微像素的间隔，抑制串扰，提高位置信息的精度。 构成：在衬底（21）的上部形成有源层（22）。 通过输入光产生和放大电流被包括在有源层上。 沟槽通过用包括电绝缘和光反射功能的材料填充内部来控制连续微像素之间的串扰。 阳极电极（28）和阴极电极（29）分别形成在有源层的上侧。 绝缘层（27）形成在不形成阳极电极和阴极的有源层的其余上侧。
-
公开(公告)号：KR100781905B1
公开(公告)日：2007-12-04
申请号：KR1020060104170
申请日：2006-10-25
Applicant: 한국전자통신연구원
IPC: H01L27/146 , H01L29/737
CPC classification number: H01L27/14689 , H01L27/14609 , H01L27/14681
Abstract: An image sensor having a hetero junction bipolar transistor and a manufacturing method thereof are provided to reduce the number of transistors by amplifying an optical signal current in a reverse operation. An anode of a photodiode is connected to a power voltage terminal. A base(31) of a bipolar transistor is connected to a cathode of the photodiode. A collector(13) of the bipolar transistor is connected to the anode of the photo diode and the power voltage terminal. The bipolar transistor generates a detection signal amplified by an emitter. A reset PMOS transistor connects the emitter of the bipolar transistor to a ground voltage terminal according to a reset signal applied to a gate(41). A select PMOS transistor transfers the emitter signal of the bipolar transistor to the outside according to a select signal applied to the gate.
Abstract translation: 提供具有异质结双极晶体管的图像传感器及其制造方法，以通过在反向操作中放大光信号电流来减少晶体管的数量。 光电二极管的阳极连接到电源电压端子。 双极晶体管的基极（31）连接到光电二极管的阴极。 双极晶体管的集电极（13）连接到光电二极管和电源电压端子的阳极。 双极晶体管产生由发射极放大的检测信号。 复位PMOS晶体管根据施加到栅极（41）的复位信号将双极晶体管的发射极连接到地电压端子。 选择PMOS晶体管根据施加到栅极的选择信号将双极晶体管的发射极信号传输到外部。
-
公开(公告)号：KR1020060067082A
公开(公告)日：2006-06-19
申请号：KR1020050028368
申请日：2005-04-06
Applicant: 한국전자통신연구원
CPC classification number: H01L28/10 , H01L23/5227
Abstract: 본 발명은 집적형 인덕터 및 그 제조방법에 관한 것으로, 기판, 산화막 및 활성층이 적층되어 형성되는 SOI 웨이퍼와, 상기 SOI 웨이퍼 상부의 소정영역에 형성되는 제1 금속배선과, 상기 제1 금속배선과 전기적으로 연결되는 제2 금속배선과, 상기 제1 및 제2 금속배선이 일정간격으로 이격되도록 그 사이의 영역에 형성되는 제1 층간절연막을 포함함으로써, 충실도(Quality factor; Q)를 향상시키고, 최대 충실도(Q)가 발생하는 주파수를 임의의 대역으로 조정할 수 있을 뿐만 아니라 기판으로의 누설전류를 방지하고 인덕터 내부의 발열을 억제할 수 있는 효과가 있다.
집적형 인덕터, SOI, 제1 및 2 금속배선, 층간절연막, 인덕턴스, 캐패시턴스, 충실도, 비아 홀-
公开(公告)号：KR100568863B1
公开(公告)日：2006-04-10
申请号：KR1020030097265
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 바이씨모스 소자에 포함된 이종접합 바이폴라 트랜지스터의 성능을 향상시킴으로써 높은 주파수에서 동작하는 rf 집적회로를 구현할 수 있도록 하는 것으로, 종래의 기술로 바이씨모스 소자 제작시 발생하는 베이스 콘택부 식각에 의한 콘택 저항 증가 및 rf 특성 저하를 선택적 에피택셜 성장법을 도입하여 방지하는 방법을 제시한다.
이종접합 바이폴라 트랜지스터, 바이씨모스 소자, 베이스, 규소게르마늄-
公开(公告)号：KR1020050066063A
公开(公告)日：2005-06-30
申请号：KR1020030097265
申请日：2003-12-26
Applicant: 한국전자통신연구원
IPC: H01L29/737
Abstract: 본 발명은 바이씨모스 소자에 포함된 이종접합 바이폴라 트랜지스터의 성능을 향상시킴으로써 높은 주파수에서 동작하는 rf 집적회로를 구현할 수 있도록 하는 것으로, 종래의 기술로 바이씨모스 소자 제작시 발생하는 베이스 콘택부 식각에 의한 콘택 저항 증가 및 rf 특성 저하를 선택적 에피택셜 성장법을 도입하여 방지하는 방법을 제시한다.
-
-
-
-
-
-
-
-
-
Search Results
240
records
(took 0.027 seconds)
