-
公开(公告)号：KR1020140145748A
公开(公告)日：2014-12-24
申请号：KR1020130068258
申请日：2013-06-14
Applicant: 한국전자통신연구원
Inventor： 김상필
CPC classification number: G06F9/505 , G06F2209/501 , Y02D10/22 , G06F15/80
Abstract: 프로세스의 할당 방법 및 장치가 개시된다. 프로세스의 할당 방법은, 다중 코어에 대한 모니터링을 통해 프로세스를 처리하기 위해 사용된 각 코어의 수행 성능 정보를 획득하는 단계, 획득된 각 코어의 수행 성능 정보를 기반으로, 요청된 프로세스를 처리하기 위한 코어를 결정하는 단계 및 결정된 코어에 요청된 프로세스를 제공하는 단계를 포함한다. 따라서, 프로세스의 처리 속도를 향상시킬 수 있고 코어의 전력 소모를 감소시킬 수 있다.
Abstract translation: 公开了一种用于分配过程的方法和装置。 用于分配处理的方法包括以下步骤：通过监视核心来获取用于执行处理的多个核心的性能信息; 基于所述核的性能信息，确定在所述核之间执行所请求的进程的核心; 并向所确定的核心提供所请求的进程。 根据本发明，可以提高处理的处理速度，并且可以降低核的功率消耗。
-
2.发明公开
公开(公告)号：KR1020110061810A
公开(公告)日：2011-06-10
申请号：KR1020090118321
申请日：2009-12-02
Applicant: 한국전자통신연구원
Inventor： 김상필
CPC classification number: G06F9/468 , G06F3/0679 , G06F9/28
Abstract: PURPOSE: A multi processing method, a device, and embedding system thereof are provided to increase a processing speed of a multimedia program by allocating an ASIP with an optimized performance in real time by every performing process of a function module configuring a multimedia algorithm. CONSTITUTION: A lookup table(520) records performance time of a module configuring a multimedia program at an ASIP cores(510). A controller(530) allocated the module to the ASIP cores by using a lookup table. The ASIP cores designated a command set corresponding to the module, groups the designated command set and executes the grouped command set.
Abstract translation: 目的：提供一种多处理方法，装置和嵌入系统，以便通过配置多媒体算法的功能模块的每个执行处理实时分配具有优化性能的ASIP来增加多媒体程序的处理速度。 构成：查找表（520）记录在ASIP核心处配置多媒体程序的模块的演奏时间（510）。 控制器（530）通过使用查找表将模块分配给ASIP核心。 ASIP内核指定与模块相对应的命令集，对指定的命令集进行分组，并执行分组命令集。
-
公开(公告)号：KR1020090059566A
公开(公告)日：2009-06-11
申请号：KR1020070126488
申请日：2007-12-07
Applicant: 한국전자통신연구원
CPC classification number: H04N19/436 , H01L2924/1437 , H04N5/06 , H04N9/77
Abstract: A video input device for an image encoder is provided to support a camera mode for inputting natural images in real time in a DVR and a real-time mobile terminal application. A video input device for an image encoder comprises a host register(10), a file input mode unit(32), a camera input mode unit(33), a data selection unit(34) and a data-reading control unit(35). The host register receives an initial value required for the operation of the video input device. The file input mode unit receives video data of a file format from a host processor based on the initial value. The camera input mode unit receives video data of a signal level from a camera device based on the initial value. The data selection unit selects the output of one of the file input mode unit and camera input mode unit.
Abstract translation: 提供了一种用于图像编码器的视频输入装置，用于支持在DVR和实时移动终端应用中实时输入自然图像的相机模式。 一种用于图像编码器的视频输入装置包括主机寄存器（10），文件输入模式单元（32），相机输入模式单元（33），数据选择单元（34）和数据读取控制单元 ）。 主机寄存器接收视频输入设备的操作所需的初始值。 文件输入模式单元基于初始值从主处理器接收文件格式的视频数据。 相机输入模式单元基于初始值从相机设备接收信号电平的视频数据。 数据选择单元选择文件输入模式单元和摄像机输入模式单元之一的输出。
-
公开(公告)号：KR100871839B1
公开(公告)日：2008-12-03
申请号：KR1020060082483
申请日：2006-08-29
Applicant: 한국전자통신연구원
Abstract: 본 발명은 복잡한 대용량의 전자 회로를 포함하는 하드웨어 시스템 또는 전자 회로를 검증하기 위해서 시뮬레이션 결과를 검증할 때, 스크립트 기반의 애니메이션을 통해 전자 회로의 작동을 시각적으로 나타내기 위한 전자 회로 설계 검증 방법에 관한 것으로, 스크립트 기반의 애니메이션을 이용한 전자 회로 설계 검증 방법에 있어서, 시뮬레이션 결과 데이터를 상기 시뮬레이션 결과 데이터와 관련된 그래픽 라이브러리의 기본 이미지와 도형을 이용해 시각적으로 모델링하는 제1 단계; 애니메이션 스크립트와 상기 시뮬레이션 결과 데이터를 분석 및 변환하여 다양한 자료 구조 데이터를 생성하는 제2 단계; 및 상기 제2 단계에서 생성된 자료 구조 데이터들 중 상기 애니메이션 스크립트를 기반으로 상기 제1 단계에서 시각적으로 모델링된 시뮬레이션 결과 데이터의 각 심볼의 이벤트 발생에 대한 애니메이션 정보를 부여하여 애니메이션을 수행하는 제3 단계를 포함한다.
회로 설계 검증, 반도체 회로 설계, 시뮬레이션, 애니메이션, 스크립트-
-
Patent Agency Ranking
公开(公告)号：KR1020130067100A
公开(公告)日：2013-06-21
申请号：KR1020110133947
申请日：2011-12-13
Applicant: 한국전자통신연구원
CPC classification number: G06F9/5027 , G06F9/3009 , G06F9/3836
Abstract: PURPOSE: A core allocation device in different multi-core environment is provided to allocate cores for each thread corresponding to a predetermined core type and perform an optimized core allocation method through an automatic search function, thereby improving performance of a system. CONSTITUTION: A core allocation data storage unit(230) stores core allocation information which defines core information and a method for designates a core to a thread. A scheduler(240) allocates the core to the thread by using the core information and the core allocation information. A binder unit(250) performs the thread in the core by connecting the core to the thread corresponding to an allocation command of the scheduler. [Reference numerals] (220) Core search engine unit; (230) Core allocation data unit; (240) Scheduler; (250) Binder unit; (AA) Main process; (BB) Thread 0; (CC) Thread 1; (DD) Thread 2; (EE) Thread N-1; (FF) Core 0; (GG) Core 1; (HH) Core 2; (II) Core 3; (JJ) Core M-1
Abstract translation: 目的：提供不同多核环境中的核心分配设备，为每个线程分配与预定核心类型相对应的内核，并通过自动搜索功能执行优化的核心分配方法，从而提高系统性能。 构成：核心分配数据存储单元（230）存储定义核心信息的核心分配信息和将线程指定为核心的方法。 调度器（240）通过使用核心信息和核心分配信息将核心分配给线程。 绑定单元（250）通过将核心连接到与调度器的分配命令对应的线程来执行核心中的线程。 （附图标记）（220）核心搜索引擎单元; （230）核心分配数据单元; （240）计划; （250）粘合剂单元; （AA）主要过程; （BB）线程0; （CC）线程1; （DD）线程2; （EE）线程N-1; （FF）核心0; （GG）核心1; （HH）核心2; （二）核心3; （JJ）核心M-1
-
公开(公告)号：KR1020080042020A
公开(公告)日：2008-05-14
申请号：KR1020070113572
申请日：2007-11-08
Applicant: 한국전자통신연구원
IPC: G06F17/50
CPC classification number: G06F11/3668 , G06F11/3457
Abstract: An integrated simulation method of a video codec implemented by software and hardware is provided to simulate various input video and verify a result according to a standard mode defined in a flow chart by combining software and hardware codecs variously while changing codec parameters for the input videos when the hardware codec is developed based on the software codec. Entire work(411) for simulation is divided into unit works arranged in sequence of a flow chart(421), and the unit works are defined into a connection node(422,423) performed with relation between the unit works, an independent node(424,425) performed independently without any relation, and a lower node guiding a lower hierarchical structure. The lower node is represented as a lower flow chart(431) having a few of hierarchical structures linked with the flow chart, and each unit work used in the lower flow chart is defined again into the connection, independent, and lower nodes according to relation, independency, and level. The simulation is performed according to a work flow formed by the defined nodes. A state value of the connection node is changed in real-time by connecting to work execution.
Abstract translation: 提供由软件和硬件实现的视频编解码器的集成仿真方法，用于通过在改变输入视频的编解码器参数的同时组合软件和硬件编解码器来根据流程图中定义的标准模式来模拟各种输入视频并验证结果， 硬件编解码器是基于软件编解码器开发的。 用于仿真的整个工作（411）被划分为以流程图（421）顺序排列的单元工作，并且单元工作被定义为与单元作品之间的关系执行的连接节点（422,423），独立节点（424,425） 独立执行，没有任何关系，下层节点引导较低层次结构。 下部节点表示为具有与流程图链接的几个层次结构的下部流程图（431），并且根据关系再次将下游流程图中使用的每个单位工作定义为连接，独立和下部节点 ，独立性和水平。 根据由定义的节点形成的工作流程进行模拟。 通过连接到工作执行，实时更改连接节点的状态值。
-
公开(公告)号：KR1020040051318A
公开(公告)日：2004-06-18
申请号：KR1020020079227
申请日：2002-12-12
Applicant: 한국전자통신연구원
IPC: G06F17/50
Abstract: PURPOSE: A device and a method for simulation using a virtual block are provided to increase a verification speed and reduce a time for debugging design data by using the previously modeled virtual block to represent the same operation for input as a sub system. CONSTITUTION: Hardware blocks(200-230) have a hierarchical architecture formed by several circuit blocks and are connected with each other through an interface. The virtual block(300) generates the previously modeled design data matched with an input pattern for at least one among the hardware blocks and replaces at least one hardware block. A signal monitor(310) examines an I/O(Input/Output) signal of the hardware block in order to model the virtual block.
Abstract translation: 目的：提供一种使用虚拟块进行仿真的设备和方法，以增加验证速度，并通过使用先前建模的虚拟块来表示与子系统输入相同的操作来减少调试设计数据的时间。 构成：硬件块（200-230）具有由几个电路块形成的分层结构，并通过接口相互连接。 虚拟块（300）生成与硬件块中的至少一个的输入模式匹配的先前建模的设计数据，并替换至少一个硬件块。 信号监视器（310）检查硬件块的I / O（输入/输出）信号，以便对虚拟块进行建模。
-
公开(公告)号：KR1020170109415A
公开(公告)日：2017-09-29
申请号：KR1020160033506
申请日：2016-03-21
Applicant: 한국전자통신연구원
Inventor： 김상필
Abstract: 본발명의일 실시예에따른네트워크-온-칩을위한유저인터페이스의동작방법은유저인터페이스를통해모드정보및 설계정보를수신하는단계및 설계정보를기반으로설계인터페이스를상기유저인터페이스를통해표시하는단계를포함하되, 설계정보를기반으로설계인터페이스를유저인터페이스를통해표시하는단계는, 모드정보가순 방향모드를가리키는경우설계정보중 순방향설계정보만을표시하는단계, 모드정보가역 방향모드를가리키는경우설계정보중 역방향설계정보만을표시하는단계및 모드정보가양 방향모드를가리키는경우순 방향설계정보및 역방향설계정보를모두표시하는단계를포함한다.
Abstract translation: 根据本发明实施例的操作用于片上网络的用户界面的方法包括：通过用户界面接收模式信息和设计信息，并基于设计信息通过用户界面显示设计界面 其中，通过用户界面根据设计信息显示设计界面的步骤包括以下步骤：当模式信息指示正向模式时仅显示设计信息的正向设计信息， 在设计信息中仅显示反向设计信息，并且当模式信息指示加载方向模式时显示正向设计信息和反向设计信息两者。
-
公开(公告)号：KR1020150075499A
公开(公告)日：2015-07-06
申请号：KR1020130163524
申请日：2013-12-26
Applicant: 한국전자통신연구원
Inventor： 김상필
CPC classification number: G06F9/5088 , G06F9/5094 , Y02D10/22 , Y02D10/32 , G06F9/4881
Abstract: 다양한성능수준을갖는코어들로이루어진멀티코어시스템에서멀티쓰레드에배정된멀티코어의성능을실시간모니터링하여이미쓰레드에배정되어사용되는코어를동적으로보다나은다른코어로실시간쓰레드스위칭을통해변경함으로써전체적으로시스템성능향상을시키거나저전력을사용할수 있도록하는멀티코어시스템의시스템성능최적화장치및 방법을제시한다. 제시된방법은신규의쓰레드가생성됨에따라신규의쓰레드의성능을근거로기배정된쓰레드별코어상태의적합여부를분석한후에, 기배정된쓰레드별코어상태가부적합한것으로판단되면기배정된쓰레드별코어상태가최적의코어배정을갖도록하기위해신규의쓰레드의성능을근거로최적의코어배정정보를생성하고, 최적의코어배정정보를근거로쓰레드스위칭을수행한다.
Abstract translation: 本发明涉及一种用于优化多核系统的系统性能的方法和装置。 本发明可以通过监视分配给多线程单元的多核单元在实际上的性能来提高整个系统性能或者在包括具有各种性能水平的核心的多核系统中以低功率模式操作系统 时间基础，并实时动态地切换分配给线程和由另一个更好的核心使用的核心。 该方法包括以下步骤：当生成新线程时，基于新线程的性能，分析预先分配给每个线程的核的状态的适用性; 当预先分配给每个线程的核的状态被确定为不合适时，基于新线程的性能来生成最优核心分配信息，以便在最佳核心分配中预先分配给每个线程的核心的状态; 以及基于最佳核心分配信息执行线程切换操作。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.021 seconds)
