-
公开(公告)号：KR100160594B1
公开(公告)日：1999-02-01
申请号：KR1019950009258
申请日：1995-04-19
Applicant: 한국전자통신연구원
IPC: H01L21/338 , H01L29/812
Abstract: 본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로서, 금속-반도체 전계효과 트랜지스터(MESFET:metal-semiconductor field effect transistor), 고전자 이동도 트랜지스터(HEMT:high electron mobility transistor) 또는 이종접합 바이폴라 트랜지스터(HBT:hetero- junction bipolar transistor) 등과 같은 갈륨비소 화합물 반도체 소자에 있어서, 금속과 반도체 사이의 결합특성을 개선하여 게이트 전극의 누설전류를 자동으로 감소시키도록 하는 반도체 소자의 게이트 전극 형성방법에 관한 것으로서, 게이트 전극으로 사용되는 금속층을 형성하는 공정전에 웨이퍼의 표면을 황화암모늄[(NH
4 )
2 S
x ] 용액으로 유황처리하여 표면 상태 밀도를 낮추고, 페르미 준위 고정현상을 제거하는 공정을 포함하여, 상기 유황처리 공정에 의해 웨이퍼의 표면상태밀도가 낮아지고, 이에 따른 쇼� ��키 장벽높이가 의도하는 만큼 얻어질 수 있다.-
公开(公告)号：KR100144821B1
公开(公告)日：1998-07-01
申请号：KR1019940010636
申请日：1994-05-16
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/8252
Abstract: 본 발명은 저전원전압으로 작동가능한 갈륨비소 반도체전력소자의 제조방법에 관한 것으로서, 그 제조방법은 반절연갈륨비소기판(70)상에 도핑되지 않은 제1갈륨비소버퍼층(10A)을 형성하는 공정과; 상기 제1갈륨비소버퍼층(10A)상에 초격자층(80)을 형성하는 공정과; 상기 제1갈륨비소버퍼층과 동일한 물질로 이루어진 도핑되지 않은 제2갈륨비소버퍼층(10B)을 상기 초격자층(80)상에 형성하는 공정과; 상기 제2갈륨비소버퍼층(10B)상에 채널층(20)을 형성하는 공정과; 상기 채널층(20)상에 표면보호막(30)을 형성하는 공정과; 상기 표면보호막(30)을 선택적으로 제거하여 소오스/드레인형성용 콘택트홀을 형성하고 그리고 이 콘택트홀내에 오믹접촉층을 형성하는 공정과; 상기 채널층(20)의 일정 깊이까지 식각하여 게이트형성용 콘택트홀을 형성하는 공정과; 상기 게이트형성용 콘택트홀내에 게이트(50)를 형성하고 이와 동시에 상기 오믹접촉층상에 소오스/드레인전극을 형성하는 공정과; 상기 소오스/드레인전극의 상부표면만 노출되도록 소정패턴의 제1실리콘나이트라이드막(90A)을 도포하는 공정과; 상기 소오스/드레인전극상에만 금도금층을 형성하는 공정과; 상기 게이트, 소오스/드레인의 모두를 덮는 제2실리콘나이트라이드막(90B)를 도포하는 공정 및; 상기 반절연갈륨비소기판(70)의 이면에 금도금층(100)을 형성하는 공정을 포함한다. 이 반도체전력소자는 기판위에 있는 버퍼층과 채널층사이에 초격자층이 형성되어 있기 때문에 기판과 버퍼층사이의 계면에 있는 기생캐리어가 채널층으로 유입되는 것을 방지할 수 있다.
-
公开(公告)号：KR1019970054456A
公开(公告)日：1997-07-31
申请号：KR1019950049251
申请日：1995-12-13
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: 본 발명은 갈륨비소 전계효과 트랜지스터의 고주파 잡음모델링 방법에 관한 것으로서, 종래 저잡음 회로, 설계에 있어서 사용하고자 하는 소자의 게이트 폭에 대하여 사용되는 전류의 크기에 따라 주파수별로 잡음특성이 주어져야만 설계가 가능하였던 문제점을 해결하기 위해 각 잡음원의 크기를 드레인 전류변화에 대해 4개의 파라미터로 진성저항의 잡음온도와 출력단 등가 잡음 콘덕턴스를 기술함으로써 GaAs MESFET에 대하여 네개의 파라미터만 주어지면 설계가 가능하므로 회로 설계의 편이성을 가질 수 있는 것이다.
-
公开(公告)号：KR1019970003908B1
公开(公告)日：1997-03-22
申请号：KR1019930005879
申请日：1993-04-08
Applicant: 한국전자통신연구원
IPC: H01L21/68
Abstract: The method for mounting chemical composite wafer on plain glass substrate includes steps ; a) forming protection layer(2) against damage or crack ; b) spraying wax(3) for adhering a plain glass a substrate(4) and a wafer(1) ; and c) adhering front side of the wafer on which the protection layer is formed and the plain glass substrate coated by the wax. The protection layer formed by baking after spraying photo sensitive layer.
Abstract translation: 化学复合晶片在普通玻璃基板上的安装方法包括： a）形成保护层（2），防止损坏或破裂; b）喷涂蜡（3）以将平板玻璃粘附在基板（4）和晶片（1）上; 以及c）粘附其上形成有保护层的晶片的正面和由蜡涂覆的平板玻璃基板。 保护层通过喷涂形成的感光层。
-
公开(公告)号：KR1019960026922A
公开(公告)日：1996-07-22
申请号：KR1019940036016
申请日：1994-12-22
Applicant: 한국전자통신연구원
IPC: H01L29/40
Abstract: 본 발명은 금속-반도체 전계효과 트랜지스터(MESFET),고전자 이동도트랜지스터(HEMT),또는 이종접합 바이폴라트랜지스터(HBT) 등과 같은 갈륨비소 화합물반도체 소자의 제조방법에 관한 것으로서, 특히 오믹접촉(ohmic contact) 저항특성을 개선시킬 수 있는 오믹전극을 형성하는 방법에 관한 것이다.
본 발명은 오믹금속의 중착전에 GaAs 표면을 (NH
4 )
2 S
X 용액에 담금처리를 통하여 유황처리 시킨 후, 금속층 형성 및 열처리 공정을 수행하여 GaAs에 대해 n형의 도판트(dopant)로 작용하는 유황을 오믹층과 GaAs기판과의 계면에 확산시킴으로써 오믹접촉저항을 감소시킨다.-
Patent Agency Ranking
-
公开(公告)号：KR1019960002089B1
公开(公告)日：1996-02-10
申请号：KR1019930005880
申请日：1993-04-08
Applicant: 한국전자통신연구원
IPC: H01L29/772
Abstract: The air bridge of the power FET is formed by (a) forming unit gates comprising a first metal layer(5) and a second metal(6) layer on the substrate(1), (b) covering a first dual tone photoresist(2) on the wafer, and forming a post pattern for the air bridge by the use of a negative profile, (c) heat-treating the post pattern, (d) forming a base metal layer(3) by the electron beam heat deposition, (e) covering a second dual tone photoresist(4), and defining it, and (f) electroplating a gold on the patterned wafer, and removing the photoresists(2, 4) and the metal layer(3). The power FET is used for a microwave unit.
Abstract translation: 功率FET的空气桥由（a）在衬底（1）上形成包括第一金属层（5）和第二金属（6）层的单位栅极形成，（b）覆盖第一双色光致抗蚀剂（2） ），并且通过使用负型轮廓形成用于空气桥的柱状图案，（c）热处理柱状图案，（d）通过电子束热沉积形成贱金属层（3） （e）覆盖第二双色光致抗蚀剂（4）并限定它;（f）在图案化晶片上电镀金，以及去除光致抗蚀剂（2,4）和金属层（3）。 功率FET用于微波单元。
-
公开(公告)号：KR1019950034817A
公开(公告)日：1995-12-28
申请号：KR1019940010636
申请日：1994-05-16
Applicant: 한국전자통신연구원
IPC: H01L29/778 , H01L21/8252
-
公开(公告)号：KR1019950030395A
公开(公告)日：1995-11-24
申请号：KR1019940007848
申请日：1994-04-14
Applicant: 한국전자통신연구원
IPC: H01L29/80
Abstract: 본 발명은 금속-반도체 전계효과 트랜지스터(MESFET), 고전자 이동도(High Electron Mobility)트랜지스터, 이종결합 바이폴라 트랜지스터(Heterostructure Bipolar Transistor)등과 같은 갈륨비소 화합물 반도체 소자의 소오스 전극 및 드레인 전극의 형성을 위한 금속층의 표면 모폴로지(surface morphology)를 개선시킬수 있는 방법에 관한 것으로, 종래의 기술에 따른 소자제작시 공기방울(ball-up)이 채널층의 가장자리에 형성되는 경우 갈륨비소 채널층과 공기방울의 높이 사이에 생기는 단차에 의해, 다음에 수행되는 게이트 전극의 형성을 위한 리소라피 공정에 있어서, 공전조건이 바뀌거나 미세게이트 패턴을 형성하는 것이 어렵고, 열처리시 공기방울에 의해 소오스(또는, 드레인)와 게이트 사이의 간격이 좁아져 쇼트되는 현상이 발생하여 소자의 수율감소와 초래되는 문 를 해결하기 위한 것으로, 소오스 전극 및 드레인 전극의 형성을 위한 감광막의 패턴을 형성하고, 사용하여 AuGe와 Ni를 20∼300nm정도 두께와 5∼100nm정도의 두께로 각각 증착하여 2층의 AuGe층(4)/Ni층(5)을 형성하는 것이 특징이다.
-
-
-
-
-
-
-
-
-
Search Results
73
records
(took 0.022 seconds)
