公开(公告)号：EP2519976A4

公开(公告)日：2014-02-19

申请号：EP11735025

申请日：2011-01-14

Applicant: IBM

Inventor： ADUSUMILLI PRANEET ,  CALLEGARI ALESSANDRO ,  CHANG JOSEPHINE B ,  CHOI CHANGHWAN ,  FRANK MARTIN MICHAEL ,  GUILLOM MICHAEL ,  NARAYANAN VIJAY

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/49 ,  H01L29/51

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L29/513

公开(公告)号：JP2011003899A

公开(公告)日：2011-01-06

申请号：JP2010136861

申请日：2010-06-16

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： ANDO TAKASHI ,  CHOI CHANGHWAN ,  NARAYANAN VIJAY ,  FRANK MARTIN M

IPC: H01L29/78 ,  H01L21/28 ,  H01L29/423 ,  H01L29/49 ,  H01L29/786

CPC classification number: H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/518 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: PROBLEM TO BE SOLVED: To provide a high-k gate dielectric which maintains a constant threshold voltage even after a high temperature process in a CMOS integration step.SOLUTION: A stack of a high-k gate dielectric 30 and a metal gate structure including a lower metal layer 40, a capture metal layer 50, and an upper metal layer 60 is provided. The capture metal layer satisfies the following two standards: (1) to be a metal (M) which indicates a positive change in Gibbs free energy caused by a reaction of Si+2/yMO→2x/yM+SiO; and (2) to be a metal the Gibbs free energy of which is a larger negative value than a metal of the lower metal layer and a metal of the upper metal layer per oxygen atom to form an oxide. The capture metal layer satisfying these standards captures oxide atoms when the oxide atoms pass through a gate electrode, to be diffused toward the high-k gate dielectric. Furthermore, the capture metal layer reduces a thickness of a silicon oxide interface layer under the high-k gate dielectric remotely. As a result, a change in equivalent oxide thickness (EOT) of the whole gate dielectric is controlled.

Abstract translation: 要解决的问题：提供即使在CMOS集成步骤中的高温处理之后仍保持恒定的阈值电压的高k栅极电介质。解决方案：高k栅极电介质30和金属栅极结构的堆叠包括 提供下金属层40，捕获金属层50和上金属层60。 捕获金属层满足以下两个标准：（1）作为表示由Si + 2 / yMO→2x / yM + SiO的反应引起的吉布斯自由能的正变化的金属（M） 和（2）作为金属，其吉布斯自由能比下金属层的金属和每个氧原子的上金属层的金属具有更大的负值，以形成氧化物。 当氧化物原子通过栅电极时，满足这些标准的捕获金属层捕获氧化物原子，以朝向高k栅极电介质扩散。 此外，捕获金属层远离了高k栅极电介质下的氧化硅界面层的厚度。 结果，控制了整个栅极电介质的等效氧化物厚度（EOT）的变化。

公开(公告)号：WO2011090907A3

公开(公告)日：2012-03-08

申请号：PCT/US2011021326

申请日：2011-01-14

Applicant: IBM

Inventor： ADUSUMILLI PRANEET ,  CALLEGARI ALESSANDRO ,  CHANG JOSEPHINE B ,  CHOI CHANGHWAN ,  FRANK MARTIN MICHAEL ,  GUILLOM MICHAEL ,  NARAYANAN VIJAY

IPC: H01L21/8232 ,  H01L21/8234 ,  H01L27/088 ,  H01L29/772

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L29/513

Abstract: A field effect transistor device and method which includes a semiconductor substrate, a dielectric gate layer, preferably a high dielectric constant gate layer, overlaying the semiconductor substrate and an electrically conductive oxygen barrier layer overlaying the gate dielectric layer. Sn one embodiment, there is a conductive layer between the gate dielectric layer and the oxygen barrier layer, In another embodiment, there is a low resistivity metal layer on the oxygen barrier layer.

Abstract translation: 一种场效应晶体管器件和方法，其包括覆盖半导体衬底的半导体衬底，介电栅极层，优选高介电常数栅极层和覆盖栅极电介质层的导电氧阻挡层。 在一个实施例中，在栅介质层和氧阻挡层之间存在导电层。在另一个实施例中，在氧阻隔层上存在低电阻率金属层。

公开(公告)号：DE112012002543T5

公开(公告)日：2014-05-22

申请号：DE112012002543

申请日：2012-07-30

Applicant: IBM

Inventor： ANDO TAKASHI ,  KWON UNOH ,  CHOI CHANGHWAN ,  FRANK MARTIN M ,  NARAYANAN VIJAY

IPC: H01L29/00

Abstract: Eine Struktur weist ein Halbleitersubstrat (8) und einen nFET und einen pFET auf, die auf dem Substrat (8) angeordnet sind. Der pFET weist ein SiGe-Kanalgebiet auf, das auf oder in einer Fläche des Halbleitersubstrats (8) gebildet ist, und ein Gate-Dielektrikum mit einer Oxidschicht (20), die über dem Kanalgebiet liegt, und eine dielektrische High-k-Schicht (30), die über der Oxidschicht (20) liegt. Eine Gate-Elektrode liegt über dem Gate-Dielektrikum und weist eine untere Metallschicht (40), die an die High-k-Schicht angrenzt, eine adsorbierende Metallschicht (50), die an die untere Metallschicht (40) angrenzt, und eine obere Metallschicht (60) auf, die an die adsorbierende Metallschicht (50) angrenzt. Die Metallschicht adsorbiert Sauerstoff aus der Substrat (8)-(nFET) und SiGe-Grenzfläche (pFET) zur Oxidschicht (20), was zu einer effektiven Verringerung in Tinv und Vt des pFET führt, während Tinv skaliert wird und Vt für den nFET aufrechterhalten wird, was zur Folge hat, dass die Vt des pFET näher an der Vt eines ähnlich aufgebauten nFET mit skalierten Tinv-Werten liegt.