中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

6 records (took 0.019 seconds)

    Associative memory array
    1.
    发明专利
    Associative memory array 有权
    相关记忆阵列

    公开(公告)号：JP2011048894A

    公开(公告)日：2011-03-10

    申请号：JP2010180536

    申请日：2010-08-11

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： MONTOYE ROBERT KEVIN ,  DITLOW GARY ,  JI BRIAN L ,  CHANG LELAND

    IPC: G11C15/04 ,  G11C13/00

    CPC classification number: G11C15/046 ,  G11C7/1006 ,  G11C11/5678 ,  G11C13/0004

    Abstract: PROBLEM TO BE SOLVED: To provide a memory device used particularly for an associative memory, a method for operating the associative memory, and a system including the associative memory. SOLUTION: The memory device for storing one or a plurality of addresses includes a coincidence line and first and second memory cells forming a two-bit memory cell. Each memory cell includes two memory elements connected to the coincidence line, and a selection line connected there. The selection line provides a signal expression of logical combinations of at least two different inputs. COPYRIGHT: (C)2011,JPO&INPIT

    Abstract translation: 要解决的问题：提供特别用于关联存储器的存储器件，用于操作关联存储器的方法以及包括关联存储器的系统。 解决方案：用于存储一个或多个地址的存储器件包括一致线和形成两位存储器单元的第一和第二存储器单元。 每个存储单元包括连接到重合线的两个存储元件，以及连接在该存储单元上的选择线。 选择线提供至少两个不同输入的逻辑组合的信号表达。 版权所有（C）2011，JPO＆INPIT

    Paralleltechnik zum Berechnen von Problemfunktionen zum Lösen eines Leistungsflussoptimierungsproblems
    3.
    发明专利
    Paralleltechnik zum Berechnen von Problemfunktionen zum Lösen eines Leistungsflussoptimierungsproblems 未知

    公开(公告)号：DE102014117362A1

    公开(公告)日：2015-06-25

    申请号：DE102014117362

    申请日：2014-11-26

    Applicant: IBM

    Inventor： DITLOW GARY ,  PHAN DUNG ,  XIONG JINJUN

    IPC: G06F17/10 ,  G06F15/16 ,  G06Q50/06

    Abstract: Ein beispielhaftes Verfahren beinhaltet Lösen eines Formalismus zur Leistungsflussoptimierung auf einem Datenverarbeitungssystem für eine Mehrzahl von Generatoren in einem Stromversorgungssystem. Das Lösen beinhaltet Berechnen einer Mehrzahl von Randbedingungen für den Formalismus unter Verwendung eines parallelen Multithread-Verfahrens, Berechnen einer Mehrzahl von Jacobi-Funktionen der Randbedingungen unter Verwendung eines parallelen Multithread-Verfahrens und Berechnen einer Hesse-Funktion von Lagrange-Funktionen unter Verwendung eines parallelen Multithread-Verfahrens. Das Verfahren beinhaltet ferner Ausgeben von Ergebnissen der Lösung, wobei die Ergebnisse Werte von Ausgangsleistungen für eine Mehrzahl von Generatoren aufweisen. Auch eine Vorrichtung und Computerprogrammprodukte werden offenbart.

    WIDERSTANDSSPEICHEREINHEITEN MIT EINER NICHT-UND-STRUKTUR (NAND- STRUKTUR)
    5.
    发明专利
    WIDERSTANDSSPEICHEREINHEITEN MIT EINER NICHT-UND-STRUKTUR (NAND- STRUKTUR) 未知

    公开(公告)号：DE112010004647B4

    公开(公告)日：2015-09-24

    申请号：DE112010004647

    申请日：2010-10-20

    Applicant: IBM

    Inventor： FRANCESCHINI MICHELE MARTINO ,  BREITWISCH MATTHEW JOSEPH ,  DITLOW GARY ,  LASTRAS-MONTANO LUIS ,  RAJENDRAN BIPIN ,  MONTOYE ROBERT KEVIN

    IPC: G11C15/04 ,  G11C13/00 ,  G11C16/02

    Abstract: Speicher, der Folgendes umfasst: eine Gruppe von Widerstandsspeicherzellen (402), die Folgendes umfasst: eine Vielzahl von Widerstandsspeicherzellen (402), die untereinander in einer Reihenschaltung verbunden sind und zwei Außenenden aufweisen, wobei jede einzelne Widerstandsspeicherzelle (402) in der Gruppe Folgendes umfasst: ein Widerstandsspeicherelement (404) zum Speichern eines Widerstandswertes; und eine Speicherelement-Zugriffseinheit (406) zum Steuern des Zugriffs auf das Widerstandsspeicherelement (404), wobei die Speicherelement-Zugriffseinheit (406) in einer Parallelschaltung mit dem Widerstandsspeicherelement (404) verbunden ist; eine Gruppenzugriffseinheit (504) zum Steuern des Zugriffs auf die Widerstandsspeicherzellen (402), wobei die Gruppenzugriffseinheit (504) mit einem der Außenenden verbunden ist; und wobei der Speicher eine weitere Widerstandsspeicherzelle (204) umfasst, die mit der Gruppe von Widerstandsspeicherzellen (402) verbunden ist, wobei die weitere Widerstandsspeicherzelle (204) folgendes umfasst: ein Widerstandsspeicherelement (210) zum Speichern eines Widerstandswertes; und eine Speicherelement-Zugriffseinheit (212) zum Steuern des Zugriffs auf das Widerstandsspeicherelement (210), wobei die Speicherelement-Zugriffseinheit (212) in einer Reihenschaltung mit dem Widerstandsspeicherelement (210) verbunden ist, das zwei Außenenden aufweist und jedes Außenende mit einer Stromversorgung, einer Masse oder aber mit einer Schaltung zum Steuern einer Spannung des Außenendes verbunden ist; wobei die Widerstandsspeicherelemente (210, 404) Phasenwechsel-Speicherelemente (PCM-Elemente) sind.

Patent Agency Ranking