VIRTUAL BODY-CONTACTED TRIGATE
    1.
    发明公开
    VIRTUAL BODY-CONTACTED TRIGATE 审中-公开
    VIRTUELLESKÖRPERKONTAKTIERTESTRIGATE

    公开(公告)号:EP1908111A4

    公开(公告)日:2008-09-03

    申请号:EP06788064

    申请日:2006-07-21

    Applicant: IBM

    Abstract: A field effect transistor (FET) and method of forming the FET comprises a substrate (101 ); a silicon germanium (SiGe) layer (103) over the substrate (103); a semiconductor layer (105) over and adjacent to the SiGe layer (103); an insulating layer (109a) adjacent to the substrate (101), the SiGe layer (103), and the semiconductor layer (105); a pair of first gate structures (111) adjacent to the insulating layer (1 09a); and a second gate structure (113) over the insulating layer (109a). Preferably, the insulating layer (109a) is adjacent to a side surface of the SiGe layer (103) and an upper surface of the semiconductor layer (105), a lower surface of the semiconductor layer (105), and a side surface of the semiconductor layer (105). Preferably, the SiGe layer (103) comprises carbon. Preferably, the pair of first gate structures (111) are substantially transverse to the second gate structure (113). Additionally, the pair of first gate structures (111) are preferably encapsulated by the insulating layer (109a).

    Abstract translation: 一种场效应晶体管(FET)及其形成方法,包括衬底(101); 在衬底(103)上的硅锗(SiGe)层(103); 在所述SiGe层(103)上方并且与所述SiGe层(103)相邻的半导体层(105); 与衬底(101),SiGe层(103)和半导体层(105)相邻的绝缘层(109a); 一对第一栅极结构(111),与绝缘层(109a)相邻; 和在绝缘层(109a)上的第二栅极结构(113)。 优选地,绝缘层(109a)与SiGe层(103)的侧表面和半导体层(105)的上表面,半导体层(105)的下表面以及半导体层 半导体层(105)。 优选地,SiGe层(103)包含碳。 优选地,该对第一栅极结构(111)基本上横向于第二栅极结构(113)。 此外,一对第一栅极结构(111)优选由绝缘层(109a)封装。

    VIRTUAL BODY-CONTACTED TRIGATE
    2.
    发明申请
    VIRTUAL BODY-CONTACTED TRIGATE 审中-公开
    虚拟身体接触的TRIGATE

    公开(公告)号:WO2007015957A3

    公开(公告)日:2007-12-06

    申请号:PCT/US2006028312

    申请日:2006-07-21

    Abstract: A field effect transistor (FET) and method of forming the FET comprises a substrate (101 ); a silicon germanium (SiGe) layer (103) over the substrate (103); a semiconductor layer (105) over and adjacent to the SiGe layer (103); an insulating layer (109a) adjacent to the substrate (101), the SiGe layer (103), and the semiconductor layer (105); a pair of first gate structures (111) adjacent to the insulating layer (1 09a); and a second gate structure (113) over the insulating layer (109a). Preferably, the insulating layer (109a) is adjacent to a side surface of the SiGe layer (103) and an upper surface of the semiconductor layer (105), a lower surface of the semiconductor layer (105), and a side surface of the semiconductor layer (105). Preferably, the SiGe layer (103) comprises carbon. Preferably, the pair of first gate structures (111) are substantially transverse to the second gate structure (113). Additionally, the pair of first gate structures (111) are preferably encapsulated by the insulating layer (109a).

    Abstract translation: 场效应晶体管(FET)和形成FET的方法包括:衬底(101); 在所述衬底(103)上方的硅锗(SiGe)层(103); 在所述SiGe层(103)上并邻近所述半导体层(105); 与基板(101)相邻的绝缘层(109a),SiGe层(103)和半导体层(105); 与绝缘层(109a)相邻的一对第一栅极结构(111); 和绝缘层(109a)上的第二栅极结构(113)。 优选地,绝缘层(109a)与SiGe层(103)的侧表面和半导体层(105)的上表面,半导体层(105)的下表面和 半导体层(105)。 优选地,SiGe层(103)包含碳。 优选地,一对第一栅极结构(111)基本上横向于第二栅极结构(113)。 另外,一对第一栅极结构(111)优选地被绝缘层(109a)封装。

    Stoppschicht für das chemisch-mechanische Polieren für eine Porenspeicherzelle voIlständig amorphem Phasenwechsel

    公开(公告)号:DE112010003457T5

    公开(公告)日:2012-06-14

    申请号:DE112010003457

    申请日:2010-07-29

    Applicant: IBM

    Abstract: Ein Verfahren zur Herstellung einer Phasenwechsel-Porenspeicherzelle, welches das Bilden einer unteren Elektrode, das Bilden einer ersten dielektrischen Schicht auf der unteren Elektrode, das Bilden einer Opferschicht auf der ersten dielektrischen Schicht, das Bilden einer Isolationsschicht auf der Opferschicht und das Bilden einer zweiten dielektrischen Schicht auf der Isolationsschicht umfasst. Das Verfahren umfasst ferner das Bilden einer Durchkontaktierung, welche die untere Elektrode überlagert, wobei sich die Durchkontaktierung bis zu der Opferschicht erstreckt, das Ätzen durch die Opferschicht bis zu der ersten dielektrischen Schicht, um eine Pore zu bilden, die so definiert ist, dass sie sich durch die Opferschicht und die erste dielektrische Schicht hindurch erstreckt, das Aufbringen eines Phasenwechselmaterials auf der Opferschicht und in der Pore und das Entfernen des außerhalb der Pore gebildeten Phasenwechselmaterials, das Entfernen der Opferschicht, um die Pore frei zu legen, wobei die Pore vertikal ausgerichtet ist, und das Bilden einer oberen Elektrode über der Pore.

    Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell

    公开(公告)号:GB2485938B

    公开(公告)日:2014-02-26

    申请号:GB201203695

    申请日:2010-07-29

    Applicant: IBM

    Abstract: A method for fabricating a phase change memory pore cell that includes forming a bottom electrode, forming a dielectric layer on the bottom electrode, and forming a sacrificial layer on the dielectric layer. The method further includes selectively etching portions of the sacrificial layer and the dielectric layer to define a pore extending through the sacrificial layer and the dielectric layer, depositing phase change material on the sacrificial layer and into the pore and removing the phase change material formed outside the pore, removing the sacrificial layer to expose the pore, the pore being vertically aligned, and forming a top electrode over the pore.

    Chemical mechanical polishing stop layer for fully amorphous phase change memory pore cell

    公开(公告)号:GB2485938A

    公开(公告)日:2012-05-30

    申请号:GB201203695

    申请日:2010-07-29

    Applicant: IBM

    Abstract: A method for fabricating a phase change memory pore cell that includes forming a bottom electrode, forming a first dielectric layer on the bottom electrode, forming a sacrificial layer on the first dielectric layer, forming an isolation layer on the sacrificial layer, and forming a second dielectric layer on the isolation layer. The method further includes forming a via overlying the bottom electrode, the via extending to the sacrificial layer, etching through the sacrificial layer to the first dielectric layer to form a pore defined extending through the sacrificial layer and the first dielectric layer, depositing phase change material on the sacrificial layer and into the pore and removing the phase change material formed outside the pore, removing the sacrificial layer to expose the pore, the pore being vertically aligned, and forming a top electrode over the pore.

    Phasenwechsel-Speichervorrichtung geeignet zum Betrieb bei hoher Temperatur und Verfahren zum Betreiben derselben

    公开(公告)号:DE112010004406B4

    公开(公告)日:2021-11-18

    申请号:DE112010004406

    申请日:2010-11-10

    Applicant: IBM

    Abstract: Phasenwechsel-Speicherzelle, umfassend:- eine untere Elektrode (202),- eine obere Elektrode (206), getrennt von der unteren Elektrode, und- wachstumsdominiertes Phasenwechsel-Material (205), in einer Säule (204) zwischen der unteren Elektrode und der oberen Elektrode und die untere Elektrode und die obere Elektrode kontaktierend und seitlich von Isoliermaterial (208) umgeben,- wobei die Phasenwechsel-Speicherzelle in einem Reset- Zustand nur eine amorphe Phase des wachstumsdominierten Phasenwechsel-Materials (205) in der Säule (204) umfasst,- sich in der Phasenwechsel-Speicherzelle zwischen Gallium-Atome umfassenden Grenzflächenbereichen (207a, 207b) des wachstumsdominierten Phasenwechsel-Materials an der unteren Elektrode (202) und an der oberen Elektrode (206) ein Strompfad ausbildet und- das Phasenwechsel-Material (205) nach dem Reset-Vorgang vollständig amorph ist, wenn ein Reset-Strom mit einem vorgegebenen Wert entlang des Strompfads fließt.

Patent Agency Ranking