中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

15 records (took 0.019 seconds)

    High density content addressable memory using phase change device
    1.
    发明专利
    High density content addressable memory using phase change device 有权
    使用相变装置的高密度内容可寻址存储器

    公开(公告)号：JP2010015663A

    公开(公告)日：2010-01-21

    申请号：JP2008270695

    申请日：2008-10-21

    Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

    Inventor： CHAN HON RAMU ,  RAJENDRAN BIPIN

    IPC: G11C13/00 ,  G11C15/04

    CPC classification number: G11C15/02 ,  G11C11/16 ,  G11C13/0004 ,  G11C15/04 ,  G11C15/046

    Abstract: PROBLEM TO BE SOLVED: To provide a high density content addressable memory array using a phase change device. SOLUTION: The content addressable memory array storing stored words in memory elements is provided. Each memory element stores one of at least two complementary binary bits as one of at least two complementary resistances. Each memory element is electrically coupled to an access device. An aspect of the content addressable memory array is the use of a biasing circuit to bias the access devices during a search operation. During the search operation, a search word containing a bit string is received. Each access device is biased to a complementary resistance value of a corresponding search bit in the search word. A match between the search word and stored word is indicated if the bits stored in the memory elements are complementary to the bits represented by the resistances in the access devices. COPYRIGHT: (C)2010,JPO&INPIT

    Abstract translation: 要解决的问题：使用相变装置提供高密度内容可寻址存储器阵列。 解决方案：提供在存储元件中存储存储字的内容可寻址存储器阵列。 每个存储器元件将至少两个互补二进制位中的一个存储为至少两个互补电阻之一。 每个存储器元件电耦合到访问设备。 内容可寻址存储器阵列的一个方面是使用偏置电路来在搜索操作期间偏置访问设备。 在搜索操作期间，接收包含位串的搜索词。 每个访问设备被偏置到搜索词中相应搜索位的互补电阻值。 如果存储在存储器元件中的位与由访问设备中的电阻表示的位互补，则指示搜索字和存储字之间的匹配。 版权所有（C）2010，JPO＆INPIT

    Elektronische Synapsen aus stochastischen binären Speichereinheiten
    2.
    发明专利
    Elektronische Synapsen aus stochastischen binären Speichereinheiten 未知

    公开(公告)号：DE112012005565T5

    公开(公告)日：2014-09-11

    申请号：DE112012005565

    申请日：2012-11-26

    Applicant: IBM

    Inventor： RAJENDRAN BIPIN ,  RITTER MARK B

    IPC: G06N3/063 ,  G06F15/18

    Abstract: Gemäß einer Technik wird eine elektronische Einheit so konfiguriert, dass sie charakteristischen Eigenschaften einer biologischen Synapse entspricht. Die elektronische Einheit weist mehrere bipolare Widerstände auf, die parallel angeordnet sind, so dass sie eine elektronische Synapse bilden, eine Axonverbindung, die mit einem Ende der elektronischen Synapse und mit einem ersten elektronischen Neuron verbunden ist, und eine dendritische Verbindung, die mit einem anderen Ende der elektronischen Synapse und mit einem zweiten elektronischen Neuron verbunden ist. Ein Zunehmen und Abnehmen der synaptischen Leitfähigkeit in der elektronischen Synapse beruht auf einer Wahrscheinlichkeit eines Umschaltens der Vielzahl von bipolaren Widerständen zwischen einem niederohmigen Zustand und einem hochohmigen Zustand.

    Area efficient neuromorphic circuits
    5.
    发明专利
    Area efficient neuromorphic circuits 未知

    公开(公告)号：GB2487636A

    公开(公告)日：2012-08-01

    申请号：GB201200716

    申请日：2010-08-25

    Applicant: IBM

    Inventor： BREITWISCH MATTHEW JOSEPH ,  LAM CHUNG HON ,  RAJENDRAN BIPIN ,  MODHA DHARMENDRA SHANTILAL

    IPC: G06N3/063 ,  G11C11/54 ,  H01L27/28

    Abstract: A neuromorphic circuit includes a first field effect transistor in a first diode configuration establishing an electrical connection between a first gate and a first drain of the first field effect transistor. The neuromorphic circuit also includes a second field effect transistor in a second diode configuration establishing an electrical connection between a second gate and a second drain of the second field effect transistor. The neuromorphic circuit further includes variable resistance material electrically connected to both the first drain and the second drain, where the variable resistance material provides a programmable resistance value. The neuromorphic circuit additionally includes a first junction electrically connected to the variable resistance material and providing a first connection point to an output of a neuron circuit, and a second junction electrically connected to the variable resistance material and providing a second connection point to the output of the neuron circuit.

    WIDERSTANDSSPEICHEREINHEITEN MIT EINER NICHT-UND-STRUKTUR (NAND- STRUKTUR)
    6.
    发明专利
    WIDERSTANDSSPEICHEREINHEITEN MIT EINER NICHT-UND-STRUKTUR (NAND- STRUKTUR) 未知

    公开(公告)号：DE112010004647B4

    公开(公告)日：2015-09-24

    申请号：DE112010004647

    申请日：2010-10-20

    Applicant: IBM

    Inventor： FRANCESCHINI MICHELE MARTINO ,  BREITWISCH MATTHEW JOSEPH ,  DITLOW GARY ,  LASTRAS-MONTANO LUIS ,  RAJENDRAN BIPIN ,  MONTOYE ROBERT KEVIN

    IPC: G11C15/04 ,  G11C13/00 ,  G11C16/02

    Abstract: Speicher, der Folgendes umfasst: eine Gruppe von Widerstandsspeicherzellen (402), die Folgendes umfasst: eine Vielzahl von Widerstandsspeicherzellen (402), die untereinander in einer Reihenschaltung verbunden sind und zwei Außenenden aufweisen, wobei jede einzelne Widerstandsspeicherzelle (402) in der Gruppe Folgendes umfasst: ein Widerstandsspeicherelement (404) zum Speichern eines Widerstandswertes; und eine Speicherelement-Zugriffseinheit (406) zum Steuern des Zugriffs auf das Widerstandsspeicherelement (404), wobei die Speicherelement-Zugriffseinheit (406) in einer Parallelschaltung mit dem Widerstandsspeicherelement (404) verbunden ist; eine Gruppenzugriffseinheit (504) zum Steuern des Zugriffs auf die Widerstandsspeicherzellen (402), wobei die Gruppenzugriffseinheit (504) mit einem der Außenenden verbunden ist; und wobei der Speicher eine weitere Widerstandsspeicherzelle (204) umfasst, die mit der Gruppe von Widerstandsspeicherzellen (402) verbunden ist, wobei die weitere Widerstandsspeicherzelle (204) folgendes umfasst: ein Widerstandsspeicherelement (210) zum Speichern eines Widerstandswertes; und eine Speicherelement-Zugriffseinheit (212) zum Steuern des Zugriffs auf das Widerstandsspeicherelement (210), wobei die Speicherelement-Zugriffseinheit (212) in einer Reihenschaltung mit dem Widerstandsspeicherelement (210) verbunden ist, das zwei Außenenden aufweist und jedes Außenende mit einer Stromversorgung, einer Masse oder aber mit einer Schaltung zum Steuern einer Spannung des Außenendes verbunden ist; wobei die Widerstandsspeicherelemente (210, 404) Phasenwechsel-Speicherelemente (PCM-Elemente) sind.

    10.
    发明专利
    未知

    公开(公告)号：AT544156T

    公开(公告)日：2012-02-15

    申请号：AT08167470

    申请日：2008-10-24

    Applicant: IBM

    Inventor： LAM CHUNG H ,  RAJENDRAN BIPIN

    IPC: G11C15/04 ,  G11C11/16 ,  G11C15/02

    Abstract: A content addressable memory array storing stored words in memory elements. Each memory element stores one of at least two complementary binary bits as one of at least two complementary resistances. Each memory element is electrically coupled to an access device. An aspect of the content addressable memory array is the use of a biasing circuit to bias the access devices during a search operation. During the search operation, a search word containing a bit string is received. Each access device is biased to a complementary resistance value of a corresponding search bit in the search word. A match between the search word and stored word is indicated if the bits stored in the memory elements are complementary to the bits represented by the resistances in the access devices.

Patent Agency Ranking